关于Sigma delta ADC非理性开关与精度的问题

小磊IC

    各位大佬，小弟现在有很大的疑惑。小弟在建模后搭建了全理想的电路，与建模精度相差无几，然后小弟就一个一个模块的替换成非理想，首先是DAC，然后量化器，到这里精度都表现不错，和建模精度很贴近。
    但是下一步将两级积分器中的理想开关替换成非理想的传输门后（第一级采样开关是栅压自举），精度一下子就掉了10dB多，然后我看论坛上之前也有前辈问过类似问题，但最后没有结果。
    我按照那个帖子去仿真了一下传输门的精度以及栅压自举的精度，均超过了我需要的80dB，现在真是不知道该怎么办了，希望各位前辈能指点一下

ly143

看看更换为传输门后的频谱图，是谐波导致还是底噪上升

小磊IC

ly143 发表于 2025-2-14 14:43
看看更换为传输门后的频谱图，是谐波导致还是底噪上升

感谢您的回复，图一是非理想的开关，图二是理想情况下的，看样子应该是底噪上升导致的

ly143

小磊IC 发表于 2025-2-14 15:29
感谢您的回复，图一是非理想的开关，图二是理想情况下的，看样子应该是底噪上升导致的

...

这个没Matlab里面看着清楚一些  输入频率是多少 然后再确定一下传输门阻抗线性度怎么样，是不是猫耳曲线

                               
登录/注册后可看大图

ly143

小磊IC 发表于 2025-2-14 15:29
感谢您的回复，图一是非理想的开关，图二是理想情况下的，看样子应该是底噪上升导致的

...

这个没Matlab里面看着清楚一些 ，感觉是谐波高了 输入频率是多少 然后再确定一下传输门阻抗线性度怎么样，是不是猫耳曲线

小磊IC

ly143 发表于 2025-2-14 16:55
这个没Matlab里面看着清楚一些 ，感觉是谐波高了 输入频率是多少 然后再确定一下传输门阻抗线性度怎么样 ...

感谢谐波还好吧，您看我发的截图里右下角的底噪声高了10dB，不知道我看的对不对，输入频率的话是0.75Khz。

非常感谢，我会按照您说的去看一下传输门

城门的哨

小磊IC 发表于 2025-2-14 17:43
感谢谐波还好吧，您看我发的截图里右下角的底噪声高了10dB，不知道我看的对不对，输入频率的话是0.75Khz ...

有结果了嘛？

ly143

这种线条形式的显示不一定是底噪，有很多时候是频谱泄露造成的，你可以对比一下这些谐波高度，明显大了很多。不知到你开关线性度怎么样

ly143

ly143 发表于 2025-2-18 15:51
这种线条形式的显示不一定是底噪，有很多时候是频谱泄露造成的，你可以对比一下这些谐波高度，明显大了很多 ...

这种线条形式的显示不一定是底噪，有很多时候是频谱泄露造成的，你可以对比一下这些谐波高度，明显大了很多。不知到你开关线性度怎么样