刷HDLbits遇到一个问题

czhhzc

题目是 Module shift8
以下为我的代码


module top_module (
    input clk,
    input [7:0] d,
    input [1:0] sel,
    output [7:0] q
);
    wire [7:0]w1,w2,w3;
    my_dff8 d1(clk,d,w1);
    my_dff8 d2(clk,w1,w2);
    my_dff8 d3(clk,w2,w3);
    four_to_one_mux p1(d,w1,w2,w3,sel[1],sel[0],q);

endmodule

module four_to_one_mux(
    input [7:0]I0,      
    input [7:0]I1,      
    input [7:0]I2,      
    input [7:0]I3,      
    input S0,      
    input S1,      
    output [7:0]Y        
);

    assign Y = (~S1 & ~S0 & I0) | (~S1 & S0 & I1) | (S1 & ~S0 & I2) | (S1 & S0 & I3);

endmodule   


输出波形如下

                               
登录/注册后可看大图

为什么sel变化的时候输出会有错误，有时候占一个周期有时候占两个周期

czhhzc

感谢各位大佬解答，我把sel对应之后，再把s0，s1扩展为8位就解决问题了。感谢各位

czhhzc

题目图如下

                               
登录/注册后可看大图

wuruic

four_to_one_mux中语法不规范导致平台的仿真系统出错，双目运算符& | 需要保持两个输入量位宽一致，建议改掉这个语法问题再试试

莫妮卡陈

你的sel[1]对应的是S0, sel[0]对应的是S1.
然后位宽也不一致, 好奇怎么得到q那个结果的.看起来不像按符号位或者0拓展位宽.

StevenYwh

1. four_to_one_mux实例化的时候sel没S1和S0对应;
2. four_to_one_mux本身写的也有问题,1位的数据和8位的数据进行&运算,结果是1位的数据和8位中的每一位进行运算,得到的结果肯定不对.
建议把four_to_one_mux重写一遍,然后修改一下实例化,结果应该就没问题了