在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 514|回复: 4

[原创] 异步SAR逻辑时序疑问

[复制链接]
发表于 2025-2-10 16:15:43 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x


在网上看到一个关于异步SAR逻辑时序的帖子,一直不懂,为什么异步的CDAC建立要等到VALID传到CLK1再传到D1才开始建立,直接从CLK1开始建立或者等VALID 一出,就建立不是更快吗?

异步SAR时序.JPG
 楼主| 发表于 2025-2-10 16:17:01 | 显示全部楼层
发表于 2025-2-10 16:42:06 | 显示全部楼层
CDAC必须要根据比较器输出结果来切换开关,如果不等D1採完比较器输出结果,那你的CDAC不就都在乱跳?
 楼主| 发表于 2025-2-10 17:59:21 | 显示全部楼层


DT27 发表于 2025-2-10 16:42
CDAC必须要根据比较器输出结果来切换开关,如果不等D1採完比较器输出结果,那你的CDAC不就都在乱跳? ...


D1是不是这个图里没画出来,我看错了,我之前以为这里面的CLK2就是D1
发表于 2025-2-10 18:36:48 | 显示全部楼层


白夜之痕 发表于 2025-2-10 17:59
D1是不是这个图里没画出来,我看错了,我之前以为这里面的CLK2就是D1


图片下半部份有画出D1,旁边文字描述想强调的是CLK1以及D1之间的时间延迟 t6,CLK2理论上会是在更后面才出现
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-3 08:05 , Processed in 0.019650 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表