关于全差分运放SR仿真的问题

小磊IC

各位大佬，请帮帮忙

现在我设计了一个二级全差分的运放，第一级是五管，第二级是共源，仿真闭环状态下的STB是正常的，就是增益有点低（58dB）
现在仿真SR的时候发现，如果加入负载电容图一中C0和C1（800f），仿真出来的结果是图二这样。如果去掉之后，就会变成图三，这是什么问题呀，是电路问题吗还是仿真的问题？
求求各位大佬指教。图四是电路图

hzt_0401

输出的极点应该是次级点，你加入负载电容，次级点频率降低，相位裕度变差，就会出现ringing。

你检查一下加上负载电容时的相位裕度是否足够？

小磊IC

hzt_0401 发表于 2025-2-8 10:54
输出的极点应该是次级点，你加入负载电容，次级点频率降低，相位裕度变差，就会出现ringing。

你检查一下 ...

非常感谢您的回答，图五是我仿真闭环STB的testbench，图六是仿真出来的情况，您可以帮忙检查一下嘛，另外闭环的电容以及负载电容值是和仿真SR时的一样。

小磊IC

顶一顶

hzt_0401

小磊IC 发表于 2025-2-8 11:41
非常感谢您的回答，图五是我仿真闭环STB的testbench，图六是仿真出来的情况，您可以帮忙检查一下嘛，另外 ...

你这个图也太奇怪了，相位是从0°开始的，然后急剧下降到180°，增益也急剧上升。你这个应该是从180开始，DC有个零点，phase先上升90°再开始下降才对。

小磊IC

hzt_0401 发表于 2025-2-8 15:09
你这个图也太奇怪了，相位是从0°开始的，然后急剧下降到180°，增益也急剧上升。你这个应该是从180开始 ...

可能是testbench搭的有问题，这个testbench是同学教的，我也不确定是不是这样

hzt_0401

小磊IC 发表于 2025-2-8 15:39
可能是testbench搭的有问题，这个testbench是同学教的，我也不确定是不是这样
...

我看你的testbench搭的应该也没问题，我也没看出来哪里有问题。你可以先从开环仿起，一步步看看哪里出问题了。

小磊IC

hzt_0401 发表于 2025-2-8 16:16
我看你的testbench搭的应该也没问题，我也没看出来哪里有问题。你可以先从开环仿起，一步步看看哪里出问 ...

好的，感谢

小磊IC

顶一顶，求大佬帮助