关于全差分运放闭环仿真SR的问题

小磊IC

各位大佬请帮帮忙


我在仿真全差分运放的SR，一共有两个全差分运放，一个是理想的op_idea一个是自己设计的

在仿真的时候，我查找了一些资料，搭建了仿真SR的testbench（见图一），但是仿真有些问题。
1.首先查找的资料中构成闭环的电阻大小各不相同，我不知道这个应该怎么理解和确定？
2. 然后在仿真理想运放的时候，如果各个电阻设置成1G大小时，仿真出来的结果见图二，然后换成1k后仿真结果见图三，很明显1k时的结果比较符合，这是为什么呢？
3. 最后，我拿我设计的运放按照1k的电阻仿真，结果出来见图四，为什么会这样呢？

JialiHou

一个电容是800m  一个是800f？

小磊IC

JialiHou 发表于 2025-2-7 16:41
一个电容是800m  一个是800f？

不看电容的，电容我打叉了

小磊IC

JialiHou 发表于 2025-2-7 16:41
一个电容是800m  一个是800f？

不好意思，明白您说的了

小磊IC

更新一下结果
第1和第2个问题依旧不明白，请各位大佬指教
另外，拿自己设计的运放仿真出来的结果见下图图5所示，是这样的，这是什么问题

JialiHou

使用多大电阻，需要考虑你放大器的驱动能力。  1G电阻基本不会对你放大器造成附在，1k电阻，造成的负载还是挺大的，可能输出级不一定能驱动，导致放大器工作不正常，增益降低。
可以看看实际运放振起来的那个电压条件下，是不是工作点不对，环路稳定吗，相位裕度是多少？

小磊IC

JialiHou 发表于 2025-2-7 18:10
使用多大电阻，需要考虑你放大器的驱动能力。  1G电阻基本不会对你放大器造成附在，1k电阻，造成的负载还是 ...

您好，为什么理想运放在电阻值为1G情况下就不对，然后同样把电阻都改成100k后就正确，但是差分输出曲线会在沿处震荡一会，如果将接输入端的电阻值改小后，就改善很多，这个应该怎么解释，闭环仿真SR时这些电阻值应该设置多少？

JialiHou

小磊IC 发表于 2025-2-7 18:46
您好，为什么理想运放在电阻值为1G情况下就不对，然后同样把电阻都改成100k后就正确，但是差分输出曲线会 ...

可以再检查下电路  把不想关的电容去掉   另外，理想运放中对什么非理想建模了吗？    具体取多少，根据运放的实际情况确定，比如驱动能力 寄生电容等