在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 383|回复: 2

[求助] 求助!formality对比FC综合前后网表过不了

[复制链接]
发表于 2025-1-18 17:37:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
verify的时候就只有如下十六个不等价,我看了下都是ram的输入端。
看logic clones里,貌似多了个取反逻辑。
请问各位大佬该如何解决
屏幕截图 2025-01-18 173425.png
屏幕截图 2025-01-18 173507.png
发表于 2025-1-23 16:09:43 | 显示全部楼层
reference里面中间那一串逻辑是什么啊,三态buffer么。
 楼主| 发表于 2025-2-17 21:03:30 | 显示全部楼层


Patrick0809 发表于 2025-1-23 16:09
reference里面中间那一串逻辑是什么啊,三态buffer么。


感谢大佬看帖,中间那一串是三态门。目前该问题已经解决了,估计是三态门的问题。猜测如下,rtl使用了三态逻辑,但是综合的时候貌似没有三态逻辑的库单元能够使用,所以导致功能不一致。最后解决的问题是在rtl代码层面删掉了三态逻辑,然后formality就能过了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-3-16 15:53 , Processed in 0.017150 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表