VCO based ADC

xxyang2022

求助各位大佬，我目前想搭建一个VCO based ADC，参考的是孙楠老师19年JSSC这篇论文“A 0.025-mm2 0.8-V 78.5-dB SNDR VCO-Based  Sensor Readout Circuit in a Hybrid  PLL- M Structure”，架构如图fig1。目前前端Gm用的理想运放且未加斩波，CDAC也是用的论文里提到的传通DAC，但现在在cadence里仿真的fft结果可以看到信号带宽内目前是存在比较高的噪声（fig2），求助这些噪声的来源是什么原因呢，是我的VCO非线性度还是太差吗？希望各位大佬可以指点一下，感谢感谢！