设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog数字系统设计教程(第2版)-夏宇闻
返回列表 发新帖
查看: 570|回复: 2

[资料] Verilog数字系统设计教程(第2版)-夏宇闻

[复制链接]
发表于 2025-1-14 10:18:03 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
Verilog数字系统设计教程(第2版)-夏宇闻

Verilog数字系统设计教程(第2版)-夏宇闻.part1.rar

12 MB, 下载次数: 19 , 下载积分: 资产 -4 信元, 下载支出 4 信元

Verilog数字系统设计教程(第2版)-夏宇闻.part2.rar

12 MB, 下载次数: 19 , 下载积分: 资产 -4 信元, 下载支出 4 信元

Verilog数字系统设计教程(第2版)-夏宇闻.part3.rar

12 MB, 下载次数: 18 , 下载积分: 资产 -4 信元, 下载支出 4 信元

Verilog数字系统设计教程(第2版)-夏宇闻.part4.rar

5.55 MB, 下载次数: 14 , 下载积分: 资产 -3 信元, 下载支出 3 信元
回复

使用道具 举报

发表于 2025-5-19 19:53:01 | 显示全部楼层
感谢楼主分享
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

ufo1001
发表于 2025-5-27 11:40:26 | 显示全部楼层
感谢分享，好东西啊，收下了
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-3 03:45 , Processed in 0.015650 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表