在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 811|回复: 2

[求助] 根据jitter设计PLL环路带宽

[复制链接]
发表于 2025-1-13 11:15:56 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
一般来说,都说最优jitter的PLL环路带宽为带内噪声和带外噪声的相交处。带外噪声曲线一般使用VCO的相位噪声曲线,那么带内噪声曲线,是直接采用DIV和PFDCP的相位噪声叠加,还是在他们叠加的时候需要根据环路传递函数乘以一些参数呢?被这个问题困扰了很久,希望有大佬能够解答一下!提前感谢!
发表于 2025-7-8 16:59:38 | 显示全部楼层
你好前辈你知道答案了吗
回复 支持 反对

使用道具 举报

发表于 2025-7-8 17:35:51 | 显示全部楼层
DIV噪声占比很小,主要看ref噪声和pfdcp噪声的叠加,简单计算是Fref_noise_dbc+20LogN以及Fcp_noise_dbc+20Log(2*pi*N/Icp)这里是dbc 求和要转成绝对值然后再取log
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-5 07:23 , Processed in 0.016220 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表