在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 113|回复: 2

[求助] 带隙电压建立完成检测

[复制链接]
发表于 前天 22:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 菜鸡小俞 于 2025-1-11 22:43 编辑

大佬们有没有什么办法能够检测带隙电压建立完成
发表于 前天 23:41 | 显示全部楼层
电阻或者pmos做个弱上拉,n管gate接vbg,等vbg建立超过vt将检测信号下拉,后面波形做个整形即可 patch.gif
 楼主| 发表于 昨天 10:49 | 显示全部楼层
本帖最后由 菜鸡小俞 于 2025-1-12 10:50 编辑


Vawell 发表于 2025-1-11 23:41
电阻或者pmos做个弱上拉,n管gate接vbg,等vbg建立超过vt将检测信号下拉,后面波形做个整形即可 ...


那P管的gate应该接什么电位啊,是不是就像一个反相器,但是P和N的gate接的是不同的电压,感觉有点像简化版的比较器
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-13 06:36 , Processed in 0.014929 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表