手机号码,快捷登录
找回密码
登录 注册
您需要 登录 才可以下载或查看,没有账号?注册
举报
Vawell 发表于 2025-1-11 23:41 电阻或者pmos做个弱上拉,n管gate接vbg,等vbg建立超过vt将检测信号下拉,后面波形做个整形即可 ...
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2025-1-13 06:36 , Processed in 0.014929 second(s), 6 queries , Gzip On, Redis On.