28nm及以下工艺的功率管画法

nanke

如题，求助大家关于XXnm工艺功率管的画法。

产生这个困惑的起因，是发现smic28/22有专门的pesd管，相比普通pmos，dran和gate距离拉开，且silicide层不同，可以作为功率管。但是tsmc28/22没有这种mos管。
我理解这种做法在一些不那么先进的工艺非常常见，主要是功率管面积非常大，为了这些finger均匀导通采取的措施。因为就算加了dummy，不同pmos finger的阈值也会有偏差，开启速度不一样，相同vgs下的电流会不一样，可能会出现电流集中从某个finger走烧毁。
问题是，同样制程，为什么t有这种mos管，s没有这种mos管，t有必要手动这么画吗，比如走100mA以上电流时。更先进工艺比如finfet怎么处理这种不均匀导通的问题。

luwang

同问！！！

luwang

同问！！！做过2个5nm的，也是用的普通的mos，7千多个管子，也有考虑这个问题，问了电路，也没确切的说法。（当时猜测很小的面积内就有几百个管子，Vth失配也很小，可能不会出现电流集中某个finger的情况，）还望有大佬解答

liuzexue

这管子的名字听起来像是给ESD做的。。

yuxidaliumang

t的在design rule文档里面第9章有介绍这种画法，22和28都有的

nanke

   

liuzexue 发表于 2024-12-31 17:32
这管子的名字听起来像是给ESD做的。。

是的。esd需要大电流均匀开启。tsmc model取名为nch_hia，smic model取名为pesd，nesd。

nanke

   

yuxidaliumang 发表于 2024-12-31 17:33
t的在design rule文档里面第9章有介绍这种画法，22和28都有的

文档上看到了，不知道多大电流需要这么画，还是说只有用于esd需要这么画。

nanke

12nm看到nmos有这种画法，pmos不行。

ljh065216

在bcd 不过是110n的工艺里见过偏侧型mos；就是s d不对称的画

nanke

目前得到的答案是普通p功率管不需要这么画，为什么就不知道了。