在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 2708|回复: 3

急问一个关于阻抗匹配的问题

[复制链接]
发表于 2008-2-28 23:40:37 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近在设计一个usb1.1的接口电路,需要对CMOS驱动级做阻抗匹配;输出阻抗需要在28hom到44hom之间,所以需要将CMOS的输出阻抗设计的较小,然后后面加一个串联电阻。但是遇到一个疑问,在传输的时候,传输线和驱动器是处于不同的环境,传输线的特征阻抗可能不会太大变化,但是驱动器的输出阻抗,以及加的串联电阻都是在一定PVT(制程,电压,温度)环境下的,而且其阻值会变化很大,那匹配是只完成TT(正常情况)的匹配,还是要使得在整个PVT范围内都做到匹配,都把阻抗控制在28hom到44hom之内呢?后者好像很难做到
发表于 2008-3-6 11:57:40 | 显示全部楼层

这里资料比较多

但是讨论问题的人不多。没有出现特别经典的讨论贴,遗憾。
发表于 2008-3-29 20:41:05 | 显示全部楼层
驱动器输出阻抗变化的情况下,串联电阻就需要折中一下了,不可能做到完全匹配了,也就是说要容忍一定的适配,在驱动端输出阻抗最大和最小情况下,都能保证接收端信号达到要求,可以做下单线仿真,不想做仿真,或者没条件的话等板子出来后,串联电阻参数多试几个,测试通过就ok了!
发表于 2008-4-3 12:44:23 | 显示全部楼层
一般都会有一个测试负载,在测试负载(datasheet中要指明)请款下达到基本匹配就行了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-3 14:00 , Processed in 0.022967 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表