设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 关于SARADC的比较器的输入范围
返回列表 发新帖
查看: 543|回复: 7

[讨论] 关于SARADC的比较器的输入范围

[复制链接]
jiangst
发表于 2024-12-25 19:17:37 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
小弟最近在做一个全差分SARADC的比较器，采用的是preAmp+Latch的结构，CDAC采用的是Vcm-based开关时序和下极板采样。现在有一点疑惑：因为是全差分架构，如果输入信号VINP和VINN都接近于0，那么正负CDAC的输出都接近于VDD，此时比较器的preAmp的输入PMOS对管全部截止，是否就不能完成比较了？
回复

举报

jiangst
 楼主| 发表于 2024-12-26 09:40:16 | 显示全部楼层
顶顶顶
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

jx2016
发表于 2024-12-26 09:48:54 | 显示全部楼层
vin和vip相等的时候，cdac顶板应该是vcm呀
回复 支持 反对

举报

jiangst
 楼主| 发表于 2024-12-26 10:06:43 | 显示全部楼层


jx2016 发表于 2024-12-26 09:48
vin和vip相等的时候，cdac顶板应该是vcm呀


我是这样想的：下极板采样，采样阶段Q=(Vcm-Vin)*C，保持阶段Q=(Vcdac-Vcm)*C，电荷守恒，Vcdac=2Vcm-Vin，所以如果Vin接近于0，CDAC的输出应该是2Vcm。那么VINP和VINN同时接近于0，正负CDAC的输出都接近于2Vcm，preAmp就截止了。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

letianbojue
发表于 2024-12-26 10:28:17 | 显示全部楼层
换成NMOS输入对管
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

jiangst
 楼主| 发表于 2024-12-26 11:53:27 | 显示全部楼层


letianbojue 发表于 2024-12-26 10:28
换成NMOS输入对管


如果VINP和VINN同时接近于VDD呢，正负CDAC的输出都接近于0，NMOS也会截止。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

jx2016
发表于 2024-12-26 14:35:04 | 显示全部楼层


jiangst 发表于 2024-12-26 10:06
我是这样想的：下极板采样，采样阶段Q=(Vcm-Vin)*C，保持阶段Q=(Vcdac-Vcm)*C，电荷守恒，Vcdac=2Vcm-Vin ...


vip和vin不会同时等于0，只会同时等于vcm
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

kaix959
发表于 2024-12-26 23:15:09 | 显示全部楼层


jiangst 发表于 2024-12-26 11:53
如果VINP和VINN同时接近于VDD呢，正负CDAC的输出都接近于0，NMOS也会截止。


VIN和VIP应该时反相的吧
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-27 21:25 , Processed in 0.020922 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表