大家在设计同步SAR ADC的时候，遇到这个问题吗？

hardmany · 发表于 2024-12-24 13:42:40

您需要登录才可以下载或查看，没有账号？注册

x

最近设计一个同步全差分SAR ADC，当正输入端和负输入端都是共模电压，即输入差模电压为0时，SAR ADC的输出在0111 1111 1111和1000 0000 0000之间来回跳变，发现是比较器太过灵敏，如果在比较器上加迟滞，应该可以解决，但这个问题一般如何解决呢？

IC黑乎乎 · 发表于 2024-12-24 14:14:36

开噪声跑的话，很正常的现象吧，而且比较器本身不可避免的存在亚稳态和offset问题，所以需要冗余设计，个人感觉没必要加迟滞，加预放大即可吧

hardmany · 发表于 2024-12-24 14:29:46

IC黑乎乎发表于 2024-12-24 14:14
开噪声跑的话，很正常的现象吧，而且比较器本身不可避免的存在亚稳态和offset问题，所以需要冗余设计，个人 ...

加预放大也会有这个问题。你说的冗余设计是什么？

IC黑乎乎 · 发表于 2024-12-24 15:28:47

CDAC设计冗余电容，防止前面比错

hardmany · 发表于 2024-12-24 17:50:28

IC黑乎乎发表于 2024-12-24 15:28
CDAC设计冗余电容，防止前面比错

8bit的SAR ADC，没必要加冗余吧。

IC黑乎乎 · 发表于 2024-12-24 19:35:26

hardmany 发表于 2024-12-24 17:50
8bit的SAR ADC，没必要加冗余吧。

采样多少速度，参考是窄带还是宽带buffer驱动呢

hardmany · 发表于 2024-12-24 21:06:47

IC黑乎乎发表于 2024-12-24 19:35
采样多少速度，参考是窄带还是宽带buffer驱动呢

速度很慢，100KSps下也是这个现象。

[求助] 大家在设计同步SAR ADC的时候，遇到这个问题吗？