【lvs】missing net

zz_819 · 发表于 2024-12-13 18:31:39

您需要登录才可以下载或查看，没有账号？注册

x

求前辈们指点

做的四输入与非门感觉原理图和版图没差，但是在做lvs的时候总是出现miss net 和missing injected net的错误，错误截图如下：

登录/注册后可看大图

下边这个是我看报错的时候，貌似是我做的版图的电路图吧：

登录/注册后可看大图

zz_819 · 发表于 2024-12-13 19:18:05

本帖最后由 zz_819 于 2024-12-13 19:19 编辑

登录/注册后可看大图

wjcuifunny · 发表于 2024-12-13 20:31:26

1、器件没有识别到，可能flatten之后误删了某一层，建议查看一些期间是否完整
2、PMOS中黄色虚线是否是NW层次，如果是，为什么PMOS的body中没有反而会出现在NMOSbody中？也有可能因为body连接问题导致一系列错误

fengrlove · 发表于 2024-12-13 20:46:48

zz_819 发表于 2024-12-13 19:18

mos都没识别出来

acrofoxAgain · 发表于 2024-12-13 20:47:30

怎么看着像是source有问题，不是个4输入与非门呢。要不贴一下cdl？

zz_819 · 发表于 2024-12-14 00:53:36

fengrlove 发表于 2024-12-13 20:46
mos都没识别出来

是器件不完整造成的吗，好像有三个导线net也没识别到，这个可以加laber来强制要求成缺失的net吗（刚接触不久，好多不懂）

我是噪声 · 发表于 2024-12-16 11:54:39

像vdd这些label，用的哪个层次，左边的layer栏可以截图看看

[求助] 【lvs】missing net