高速电流舵DAC设计相关疑问

真的学不会TuT

本人目前在设计一款10位的CS DAC，目前有一些疑惑，想请教下前辈们：
1.高速CS DAC大多数都采取片外电阻输出，为啥不用片内电阻呢？50欧姆
2.搭建出来的DAC 仿真得到的瞬态波形，毛刺非常大，码字越大毛刺越大，这是什么原因导致的呢？
3.在仿真蒙卡的瞬态的时候，为什么电流源的失配非常小，样本和样本之间的失配才有区别，单个样本间电流源的失配非常小，我可以理解为是增益误差吗，这种误差在设计中如何去权衡呢？

真的学不会TuT

顶一下

ol0930

标准CMOS工艺能做出来的电阻没那么精准嘛~

真的学不会TuT

   

ol0930 发表于 2024-12-11 21:48
标准CMOS工艺能做出来的电阻没那么精准嘛~

那就是在摆幅上有差异是嘛，那对DNL INL SFDR的影响是不是没有呀 就是体现在增益误差上嘛

真的学不会TuT

目前个人还有个问题，就是我把电流源尺寸做小，但是他的失配导致的蒙卡里动态性能上的SFDR谐波并不明显，做很小的尺寸也不明显，我想使用DEM去看效果也没法看，是需要画版图才能引入失配吗，DEM才能有效果吗

jyyuan

遇到了同样的问题
为啥不用片内的电阻
还有使用DEM要怎样仿真才能看到效果啊
想问一下楼主解决了吗

真的学不会TuT

   

jyyuan 发表于 2025-5-9 19:56
遇到了同样的问题
为啥不用片内的电阻
还有使用DEM要怎样仿真才能看到效果啊

我是手动加的失配 前仿真看效果

烧饼

1、我觉得看应用环境，可以给用户提供一个选项
2、开关切换有毛刺的，切的数目越多，毛刺越大
3、看单个样本没有意义，DAC线性度体现在样本之间，如果所有的样本往一个方向偏，可以视为gain error

everest896

问题解决了没有啊？8#说的有道理啊