两级全差分运放压摆率仿真遇到的问题

fyyykk

各位好！我设计了一个两级全差分折叠共源共栅运算放大器，并在Cadence中进行了仿真。电路的DC仿真能够正常工作，AC仿真显示电路的稳定性也达到了60度相位裕度的要求。对于共模反馈电路，共模反馈环路也具有60度相位裕度的稳定性。但是我在仿真压摆率时遇到了些问题：


（1）起初，我将压摆率仿真的输入脉冲设置为脉冲宽度为10us，周期为20us，tran仿真时间为30us，压摆率的仿真仿真方式参考何乐年的资料。查看输入Vin1和输出Vout1，这两个信号应该是同向的，仿真结果如图3所示。发现输出信号只有上升沿，而当输入下降时输出却没有下降。测量上升沿的压摆率约为53V/us，而对应输入信号下降时，输出仅有微小的下降变化。我意识到可能是下降压摆率过低，需要降低输入信号的频率才能看到下降沿

（2）于是我将输入脉冲设置为脉冲宽度为1.5ms，周期为4ms，tran仿真时间为9ms，重新进行仿真，结果如图4所示。结果显示。输出信号出现了下降沿，但是下降沿的压摆率仅为2.4V/ms，这与上升压摆率差好几个量级。

我知道运放的正负压摆率是不一样的，但是我做的结果二者相差如此巨大，是什么原因导致的？又该如何解决？

图1 放大器电路和共模反馈电路

图1 放大电路和共模反馈电路

图2 电流偏置电路和压摆率仿真激励

图2 电流偏置电路和SR仿真的激励源

图3 初次SR仿真结果

图4 修改激励与仿真时间后的SR仿真结果

暖阳

你第一级和第二级流过的电流是一个啥比例

解大宝

楼主你好，之前碰到过相似的问题，我的理解是：上/下沿在这里的应该是指相对共模电平变化，图4里面您的上升沿的确是从Vcm→VDD，而这里的下降是从VDD→Vcm，所以您可以尝试把下降沿设成低于Vcm的值重新仿真下

fyyykk

暖阳 发表于 2024-12-10 21:31
你第一级和第二级流过的电流是一个啥比例

在第一级中输入管和共源共栅支路都是100uA，第二级是400uA

fyyykk

解大宝 发表于 2024-12-11 08:12
楼主你好，之前碰到过相似的问题，我的理解是：上/下沿在这里的应该是指相对共模电平变化，图4里面您的上升 ...

感谢您的回复！读了您的回复后我意识到我可能是仿真的方式有问题，于是我又去查资料，修改了输入信号。再次进行仿真时结果正常了，上升沿压摆率为59.1V/us，下降沿压摆率33V/us。但其中的原因我并不理解。

图5 之前的输入信号源   

                 图6 修改后的输入信号源   

图7 之前的仿真结果

图8 修改输入后的仿真结果

暖阳

不对称压摆求下降压摆会存在两个过程，两过程压摆率不一致，输入给的不太对，可能都进不到第二个过程

迷路大脸猫

fyyykk 发表于 2024-12-11 10:22
感谢您的回复！读了您的回复后我意识到我可能是仿真的方式有问题，于是我又去查资料，修改了输入信号。再 ...

https://www.xiaohongshu.com/disc ... sec_source=pc_share