cadence理想非门

Dearexile · 发表于 2024-12-2 17:32:18

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由 Dearexile 于 2024-12-2 17:39 编辑

想问下大家 cadence里面有理想的逻辑非门吗可以把0变1 1变0 想放在flash adc后面非常感谢

loxbn · 发表于 2024-12-2 17:45:45

ahdlLib里的not_gate

Dearexile · 发表于 2024-12-2 17:54:43

本帖最后由 Dearexile 于 2024-12-2 17:59 编辑

loxbn 发表于 2024-12-2 17:45
ahdlLib里的not_gate

感谢感谢但刚才试了一下感觉并没有很理想不知道是不是哪设置错了

acrofoxAgain · 发表于 2024-12-2 17:57:50

本帖最后由 acrofoxAgain 于 2024-12-2 18:01 编辑

其实PWL形式的vcvs就可以

Dearexile · 发表于 2024-12-2 18:03:06

acrofoxAgain 发表于 2024-12-2 17:57
其实PWL形式的vcvs就可以

感谢感谢我去学习下怎么使用

loxbn · 发表于 2024-12-2 18:05:31

Dearexile 发表于 2024-12-2 17:54
感谢感谢但刚才试了一下感觉并没有很理想不知道是不是哪设置错了

high和low对应电路电源电压和地，vtrans是你想要的翻转阈值，剩下三个时间设置成1p

Dearexile · 发表于 2024-12-2 18:12:15

loxbn 发表于 2024-12-2 18:05
high和low对应电路电源电压和地，vtrans是你想要的翻转阈值，剩下三个时间设置成1p
...

好的感谢我其实就是想把输出1变为0 0变为1 但是怎么感觉设置成1p之后更加不理想了

loxbn · 发表于 2024-12-2 18:59:43

Dearexile 发表于 2024-12-2 18:12
好的感谢我其实就是想把输出1变为0 0变为1 但是怎么感觉设置成1p之后更加不理想了
...

vtran设置成（Vhigh+Vlow）/2

Dearexile · 发表于 2024-12-2 21:12:47

loxbn 发表于 2024-12-2 18:59
vtran设置成（Vhigh+Vlow）/2

好的好的非常感谢

账号		自动登录	找回密码
密码			注册

[求助] cadence理想非门