在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 149|回复: 2

[求助] via 不在 pin shape上,出现孔包边

[复制链接]
发表于 5 天前 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x


在数字后端中,出现孔包边,VIA1=0.07,M1=0.06,导致VIA1有部分没有金属,请教大神改怎么解决?

(有这种这个环境设置setNanoRouteMode -routeAutoTuneOptionsForAdvancedDesign true
setNanoRouteMode -routeWithViaOnlyForStandardCellPin 1:1 -routeWithViaInPin 1:1)

af175721caeb35671c5cde3c46f289f.jpg
fb072ad5fc51f346ba810ace276d433.png
发表于 5 天前 | 显示全部楼层
看看tech lef对孔的定义有没有问题
 楼主| 发表于 5 天前 | 显示全部楼层
TF应该没问题,但是LEF似乎有点问题,应该是有办法改的,只要把via1移到PIN shape上就好了,现在pin label下的金属都被定义成了pin端口,搞不动,新生,茫然

PIN A
DIRECTION INPUT;
USE SIGNAL :ANTENNAMODEL OXIDE1;
ANTENNAGATEAREA 0.0927 LAYER Metall :ANTENNAMAXSIDEAREACAR 10.2427185 LAYER Metal1 ;
PORT
YER Metal1
POLYGON 3.78 0.79 374 0.79 3.74 0.92 3.66 0.92 3.66 0,77 1.915 0.77 1,915 0,715 0,88 0.715 0.88 0.65 1.975 0.655 1.975 0.71 3.78 0.71 :
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-4 16:48 , Processed in 0.016010 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表