在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 50|回复: 2

[求助] 逻辑综合DC混用7t,9t标准单元库时序功耗面积

[复制链接]
发表于 昨天 21:37 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本科小登最近在学数字ic后端,要对个设计混用7t和9t的标准单元库。我先用了全7t的综合,又用了全9t的综合。发现9t综合出来的面积确实要大一点,但时序却更烂了,功耗更好。按理说9t不应该时序更好吗,slack更大吗?

设计面积不大,加上io总的面积30w作用,求问各位前辈解惑
发表于 昨天 23:04 | 显示全部楼层
怎么会感觉9t时序好,9t栅极长,栅电容大,面积大也引起线电容大,时序更差呀
 楼主| 发表于 昨天 23:14 | 显示全部楼层


chengkunjie 发表于 2024-11-25 23:04
怎么会感觉9t时序好,9t栅极长,栅电容大,面积大也引起线电容大,时序更差呀 ...


我看论坛有些解释还有网上查的知识,面积:7t < 9t      速度:7t<9t    功耗:7t<9t
因为9t更高,驱动能力更强,延时更小,所以时序更好。然后他因为比较大,泄露功耗之类的更高

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-26 00:40 , Processed in 0.013862 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表