东部DBH工艺，版图过lvs为什么不需要加SUBCKT.cdl或者empty.cdl文件?

melody027 · 发表于 2024-11-20 16:16:15

您需要登录才可以下载或查看，没有账号？注册

x

이지은 · 发表于 2024-11-20 16:28:00

定义好的工艺很多都不需要呀

acrofoxAgain · 发表于 2024-11-20 16:31:57

因为他们家的PDK设计成提cdl网表时自动将空的subckt定义加到网表文件中了

melody027 · 发表于 2024-11-20 17:05:03

acrofoxAgain 发表于 2024-11-20 16:31
因为他们家的PDK设计成提cdl网表时自动将空的subckt定义加到网表文件中了

这个加载过程我们看不到是吗？空的subckt定义的源头在哪里呀？跑LVS后生成的电路网表里面的确已经包含了空的subckt定义内容

acrofoxAgain · 发表于 2024-11-20 17:14:05

这个不清楚，应该是通过SKILL文件加载的，但是具体哪一个就搞不清楚了。

carter_jim · 发表于 2024-11-20 17:14:59

是否要定义空网表取决于LVS里 DEVICE 定义的类型，如果该device 没有定义device type，比如MN/MP等，则需要在空网表里添加该device，以确定pin的name和顺序

melody027 · 发表于 2024-11-21 17:32:14

carter_jim 发表于 2024-11-20 17:14
是否要定义空网表取决于LVS里 DEVICE 定义的类型，如果该device 没有定义device type，比如MN/MP等，则需要 ...

你指的是LVS文件中类似如下定义内容吗：

LVS DEVICE TYPE NMOS nch [D=D G=G S=S]

这个内容在其他工艺LVS文件中也定义了，但是必须加在电路网表上加“空的subckt定义”才行，
东部是不用加的

[求助] 东部DBH工艺，版图过lvs为什么不需要加SUBCKT.cdl或者empty.cdl文件?