请问CDR的输入数据和恢复时钟边沿对齐是代表什么意思呢？

Cridi

初学CDR，之前看到有些论文的结果是clk的上升沿和输入信号的上升沿是对齐的，不太清楚怎么实现这样的。

                               
登录/注册后可看大图

这是我用simulink仿真的结果，CDR锁定后clk上升沿时钟就是时钟落后于输入PRBS信号的上升沿。