SAR ADC建模

wyr · 发表于 2 小时前

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近做一个12BIT SARADC建模，加入寄生电容后DNL降得比较厉害，加入MC后就会有概率漏码了，但是加入比较器输入噪声后，漏码的现象反而变少了，每次mc都是跑500次，想问问大家SARADC比较器输入端的噪声对静态性能会有影响吗，怎么影响的呐；（ADC没有校准，做了比较多的冗余，匹配如果不加寄生也是满足的）

wyr · 发表于 2 小时前

另外，把建模会失码的电容值提到电路里面仿真，失码的值出现了一次，但是如果把比较器换成理想的，失码就和建模一致的

wyr · 发表于 2 小时前

所以比较器的等效输入噪声和踢回噪声这种概率性的东西使得本来失码的现象消失了，这种现象算好还是不好呐

loxbn · 发表于 2 小时前

wyr 发表于 2024-11-5 17:15
所以比较器的等效输入噪声和踢回噪声这种概率性的东西使得本来失码的现象消失了，这种现象算好还是不好呐 ...

比较器噪声不会使失码现象消失。。我理解是这样的，比较器噪声会影响输出码值的准确性，进而使得本来平均分布的码值出现变化（在一定范围内打散码值），这可能是减少失码，也可能增加失码

tangyaoyun · 发表于 1 小时前

本帖最后由 tangyaoyun 于 2024-11-5 17:49 编辑

比较器输入噪声？我第一次看到这个说法啊，你的意思是你人为的在比较器的输入端加入了噪声？这个噪声是什么量级，你是怎么加的？按理说寄生电容的影响和比较器失配影响应该分开调整，也就是你先用理想比较器，先把寄生电容影响消除，然后用理想电容，将比较器失配消除，加到一起会不会是负负得正？

总而言之，你这样做即便仿真看到结果比较好也说明不了什么，实际设计你应该留下足够的余量，仿真仅仅是个参考而已啊

[求助] SAR ADC建模

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1