马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
下图是北京苹芯科技（尼欧克斯/尼奥纳斯）今年8月产品发布会SoC芯片中的音频子系统，没有RTL硬件实现，都留作芯片TO以后软件实现。Audio subsystem 中只有 2 条 SRAM，ADC 和 DAC，后来 DAC 也去掉了，把 SRAM 中的数据读取到 DSP 中进行软件计算。另外一个视频子系统也是同样的套路，SRAM 中存一行图像，向 ARM 发一个中断信号，ARM读取图像，等待流片以后ARM中软件做图像插值、downscaling、YUV2RGB CSC 颜色空间转换等算法。苹芯产品发布会是面子工程，脱离不了STM32 嵌入式思维，做的是 “嵌入式芯片”，苹芯主要通过软件方式实现芯片功能，而不是通过 Verilog RTL代码设计实现ASIC硬件，Verilog硬件代码设计外包给一个私人，如下面附件《苹芯-王思顺私活合同》。苹芯做《嵌入式芯片》，RTL核心设计外包，公司毫无法人名誉权！ 芯片ASIC做的是 cycle-based 设计验证，看的是每一个 clock cycle上升沿芯片behavior。苹芯CEO杨越清华毕业，在Micron是做software的，杨越亲信江广是京圈嵌入式大佬，软件SE（System Engineer）是系统级调试，无法细致到 cycle-based 调试，清华背景的苹芯实际上是做芯片应用场景开发的嵌入式团队，无ASIC团队。 清华杨越连EDA服务器都搞的乱七八糟（问志祥），苹芯公司把 IC 设计外包、IC 验证外包、IC 后端外包， DC/PT/Formality 中端 flow 通通不会做，全部外包出去。江广原本计划将芯片验证外包给一家叫数渡的 design service公司，打算白嫖数渡的DV环境，计划甲方去乙方 onsite 干活，甲方 base 在乙方干活，业界奇谈！
| 
/2 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2024-11-3 21:20:22
