在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 724|回复: 7

[讨论] 双环路LDO论文中的疑问

[复制链接]
发表于 2024-10-20 20:09:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
1.部分电路如图所示,论文给的增益表达式中的这个1/gmhp3对吗,v2点的阻抗应该是rds2//rdsPLD3吧

2.论文中说这部分环路主要有两个极点分别在Vout和Vg,但是V2应该也有一个比较小的极点吧,不知能否忽略
3.最后的完整电路如下图,看论文意思应该是主极点在输出,次极点在EA,输出零点补偿。小弟想做一个capless的,主极点放EA,次极点放输出,用这个结构可行否,顺便问一下capless的输出有必要挂一个小电容吗?
屏幕截图 2024-10-20 190039.png
屏幕截图 2024-10-20 190206.png
屏幕截图 2024-10-20 200300.png
发表于 2024-10-21 11:14:06 | 显示全部楼层
论文可以分享一下吗?
 楼主| 发表于 2024-10-21 12:22:14 | 显示全部楼层
论文在这

A_Wide_Input_Voltage_Range_LDO_with_Fast_Transient_Response.pdf

1.72 MB, 下载次数: 24 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2024-10-21 12:23:05 | 显示全部楼层


kenctd 发表于 2024-10-21 11:14
论文可以分享一下吗?


发到楼下了
发表于 2024-10-24 17:35:30 | 显示全部楼层
ESF加了一个SSF?
发表于 2024-10-25 17:20:59 | 显示全部楼层
这个结构的优势应该就是响应速度快,栅极挂电容,这个优势就没了,但想把主极点做在内部应该是比较容易的。外部挂电容可以避免输出电压波动比较大,如果外部没有电容,输出电流的高频波动就没办法滤除,需要根据具体设计来决定。
 楼主| 发表于 2024-10-27 21:24:15 | 显示全部楼层


Marco12345 发表于 2024-10-25 17:20
这个结构的优势应该就是响应速度快,栅极挂电容,这个优势就没了,但想把主极点做在内部应该是比较容易的。 ...


谢谢大佬。顺便请问这个双环路仿STB应该在哪里断环呢?环路公共部分似乎没有高阻抗结点。
发表于 前天 11:37 | 显示全部楼层


猪头寄生菌 发表于 2024-10-27 21:24
谢谢大佬。顺便请问这个双环路仿STB应该在哪里断环呢?环路公共部分似乎没有高阻抗结点。
...


双环路电路,加probe仿真的时候需要保证probe的输入到输出之间只有一个环路,如果存在两个环路需要加大电感把其中一个环路ac断开,保证DC正确。每次只能跑一个环
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 10:53 , Processed in 0.021416 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表