LDO的低频PSR很低，但是LoopGain很高。

heroin

我的LDO用的是EA+buffer+pmos的结构，其中buffer用的SSF。然后我发现我的这种结构，PSR不是loopGain的倒数，比如在重载时候LoopGain有84db，但是PSR只有47db。轻载时候LoopGain有67dB，但是PSR也只有40dB了。为什么会出现这种情况呢，不应该极度接近loopgain或者EA的增益吗（EA增益有50+dB）。但是我看别人的电路，中间没有用buffer而是一级EA然后直接接过去，那么PSRR就和loopgain差不多。我已经调了几天了，不太明白。希望大家有会的教教我。

                               
登录/注册后可看大图

                               
登录/注册后可看大图

--------------------------------------------------------------------------------------------------------------------------------------------------
最新发现，我增加了功率管的L，从400n到1u，其他不变，发现低频PSR（负）直接减小了5dB。如果从RinconMora论文的分压模型来看，我相当于rop增加了，分压后下面的电阻得到的PSR会更少，结果确实会更好。

---------------------------------------------------------------------------------------------------------------------------------------------------
看了一下别人发的贴子，又有新思考，不知道对不对：
PSR从VDD经过功率管到VOUT增益会有gmp*rout，但是会被环路反馈到功率管的栅极VG，所以这边PSR的贡献是gmp*rout/ALG，也就是差不多是EA的增益的倒数。但是这个前提是运放的PSRR比较好，VDD小信号从运放过去到VG的PSR_EA贡献几乎没有。但如果运放结构不一样，比如是只有一层NMOS电流镜负载的情况。此时从VDD到运放输出的贡献比较大，比如PSR_EA接近于1，那么此时功率管栅极电压VG会更加跟随source端VDD的变化，导致在功率管的输出端VOUT的小信号电压很小，PSR更好。现在的PSR仿真就会和1/ALG差不多。也就是3楼大佬发的网址里面的情况。所以结构很重要！！

小怪兽YUCK

BG的PSR够吗

迷路大脸猫

PSR本来就不是loopGain的倒数，少一点正常
负载切换的时候你要看具体情况，比如https://www.xiaohongshu.com/expl ... web_note_detail_r10

zjwu508

本身开环Vout/Vdd就不好吧

xublack

看看运放里面的共栅管有没有进入线性区？

贾郑和

1、对于EA+POWER的LDO，其低频PSR约约约约等于EA低频增益的倒数（可不是loopgain的倒数）；
2、EA和buffer不能简单等效为一个整体，存在其他PSR路径，因此此时的情况和（1）的结论不能完全一致

sheep_of_shape

哦哦，原来PSR与环路增益的近似是有条件的

heroin

迷路大脸猫 发表于 2024-10-17 21:52
PSR本来就不是loopGain的倒数，少一点正常
负载切换的时候你要看具体情况，比如https://www.xiaohongshu.co ...

这个网址好，对PSR理解有帮助，感谢

heroin

小怪兽YUCK 发表于 2024-10-17 20:37
BG的PSR够吗

我那个是还没加BG的电路进去，加了之后会更不好

heroin

zjwu508 发表于 2024-10-17 23:07
本身开环Vout/Vdd就不好吧

怎么说，开环的这个怎么去评价或者分析呢