simulink中基于pll-CDR的时域模型搭建的几个问题

Cridi · 发表于 2024-10-16 12:38:02

因为尝试对文献中的简易PLL-CDR的行为级仿真复现，但是目前出现了一些问题和疑惑，希望大哥们能不吝赐教。

登录/注册后可看大图

tanborui123 · 发表于 2024-10-16 12:38:03

....虽然我不知道这么说对不对，但我感觉楼主你完全没有做过pll经验的样子上来就直接干cdr了吗。行为级的模型完全取决于你自己的搭建方法，我举个例子，PFD你就用最常用的触发器实现的，那他的输出就是不同宽度的脉冲波，那这样的话CP模块就可以直接用一个乘法加减法模块，UP和DOWN乘以电流ICP后相减不就是输出电流了么。就是你看到的有正有负的脉冲波，波的峰值就是CP的电流大小。滤波器的话，你想象一个最简单的电容被充放电不就形成了控制电压么，单个电容的阻抗函数就是1/s，也就是最简单积分器。至于VCO，控制电压是你整个环路决定的，怎么可能你自己设置呢。理解这个原理的话，VCO模块直接用一个gain形成就可以了。

Cridi · 发表于 2024-10-16 12:40:19

1.simulink行为级仿真中CP的输出是代表什么？LPF的实现的原理是什么？我在仿真时的CP输出是前面hogge PD的输出相减再乘CP的增益，是代表电压还是电流呢？因为在晶体管级的CDR中接的三阶LPF，这样LPF前后的波形显示的就是控制电压的波形。但是在行为级模型中LPF的前后结果是不一样的，所以想知道LPF是怎么做到将前面类似于方波的CP输出转化为控制电压信号的。

登录/注册后可看大图

LPF前（CP输出结果） LPF后（Vctrl）

Cridi · 发表于 2024-10-16 12:46:02

2.关于VCO参数设置

登录/注册后可看大图

因为是使用的自带的VCO模块，可以直接设置相关参数，根据F = ( Kvco * Vctrl ) + Fo，Kvco和Fo是自己设置的，那Vctrl是有什么办法可以确定的吗？

Cridi · 发表于 2024-10-16 18:19:45

本帖最后由 Cridi 于 2024-10-16 18:25 编辑

tanborui123 发表于 2024-10-16 13:57
....虽然我不知道这么说对不对，但我感觉楼主你完全没有做过pll经验的样子上来就直接干cdr了吗。行为级的模 ...

嗯嗯，之前确实没有搞过pll的具体设计

，感谢大佬透彻的解答

！还有就是VCO的控制电压是由环路控制的话，我要想改变控制电压从而达到改变输出频率大小的话，该对哪个部分的模块进行调整呢？滤波器阶数吗

；因为如果我要想VCO输出频率1GHz,KVCO和f0自己设置，但是Vctrl我并不知道是个什么情况，这种情况下要怎么确定呢

Cridi · 发表于 2024-10-16 18:59:35

tanborui123 发表于 2024-10-16 13:57
....虽然我不知道这么说对不对，但我感觉楼主你完全没有做过pll经验的样子上来就直接干cdr了吗。行为级的模 ...

额。大佬，请问VCO的输出信号频率和我CDR的参考信号频率有关吗？因为我发现我设置的输入信号频率是1G左右，然后KVCO是1e9,Vctrl结果显示大概是0.055，f0是0.9e9，这样算出来VCO输出时钟大概是在1G左右，结果也确实是这样的；然后我其他不变，KVCO增大到2e9,示波器显示的Vctrl却减小成了0.025，这样VCO的输出时钟频率还保持在1G左右，是这个电路就是刻意实现这样的效果吗。。我似乎问了一个比较幼稚的问题。

metroidman · 发表于 2024-10-16 20:00:51

用Julia的vectorcontinuouscallback, 这种时域仿真秒出结果, 比simulink好用多了

Cridi · 发表于 2024-10-16 20:56:36

metroidman 发表于 2024-10-16 20:00
用Julia的vectorcontinuouscallback, 这种时域仿真秒出结果, 比simulink好用多了

谢谢，我之后回去学一学

swicap · 发表于 2024-10-17 11:11:08

看了下paper，最大问题：把cdr等同一个线性系统，miss了真正的特性，cdr不是pll

[求助] simulink中基于pll-CDR的时域模型搭建的几个问题

最佳答案

站长推荐 /1