设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Logic Synthesis and Verification Algorithms

1 2 345 6 / 6 页下一页

发新帖

楼主: intermilan

Logic Synthesis and Verification Algorithms

发表于 2009-3-26 17:45:33 | 显示全部楼层

好东西阿,不错

回复支持反对

发表于 2009-12-26 03:38:33 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2010-3-24 17:27:44 | 显示全部楼层

高级读物

回复支持反对

发表于 2010-4-10 19:12:01 | 显示全部楼层

bu cuo

回复支持反对

发表于 2010-6-10 15:39:50 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-6-10 17:09:43 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-6-10 17:11:18 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-6-10 17:12:23 | 显示全部楼层

2# intermilan

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-6-10 17:13:30 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-6-10 17:14:35 | 显示全部楼层

thanks

回复支持反对

1 2 345 6 / 6 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-29 03:15 , Processed in 0.021132 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表