关于ESD窗口的问题

Wzx_imos

文章如下解释关于Vt1应该如何设置：
必须降低触发电压Vt1，以有效地将ESD电压钳制在核心电路反向击穿电压Vbr以下。当然，Vt1 应充分超过 AMR（绝对最大额定值）电压，以承受其他关键浪涌条件。
”Vt1 应充分超过 AMR（绝对最大额定值）电压，以承受其他关键浪涌条件“  这一部分不是很理解，意思是使Vt1>AMR电压，然后避免其他浪涌触发这个SCR器件吗？浪涌使用片外TVS防护？
我对自己猜测式的理解不自信。不太明白为什么Vt1还选要大于AMR（绝对最大额定值）电压？以及AMR（绝对最大额定值）电压是什么？

zay19981227

个人理解:例如电源地或者其他信号pin都非常不干净，比如5V电源pin我们正常使用其值是在4.5~5.5V，但很多Datasheet上标注这个电源pin电压范围是-0.3~6V,用SCR结构做ESD，为了避免误触发，可能需要触发电压高于6V，但是低于内部电路的击穿电压。

ss221146

楼上正解。借楼提问另一个关于窗口的问题，Vt1要＜内核电路击穿电压，对于一个IO电路如何得到此数值，或者这个值应该是一个什么参数，应该不是DC BVox或BVDS吧

521lkh

VT1一般出现在特定器件上把，比如GGNMOS,SCR，IO一般ESD结构不用这种器件，个人理解

Wzx_imos

zay19981227 发表于 2024-10-15 10:04
个人理解:例如电源地或者其他信号pin都非常不干净，比如5V电源pin我们正常使用其值是在4.5~5.5V，但很多Dat ...

谢谢

Wzx_imos

ss221146 发表于 2024-10-15 16:34
楼上正解。借楼提问另一个关于窗口的问题，Vt1要＜内核电路击穿电压，对于一个IO电路如何得到此数值，或者 ...

我看书（具体哪本书记不清了）上说:一般对于输入端口的ESD防护考虑Vt1<BVox，而对于输出端口的ESD防护考虑Vt1<输出驱动器mos管的源漏击穿电压。我觉着这样的原因是，考虑ESD脉冲是从外面来的（比如HBM模式）输入端口通常是输入MOSFET的栅氧容易被ESD脉冲击穿，而对于输出端口则是输出驱动器（一个反向器）的输出端直接与外面的PAD相连，所以考虑源漏击穿。研究生小白，没有太多工程实践上的经验，都是纸上谈兵，如有什么错误和遗漏的地方，还请大佬指点一下。

hubocheng

上限应该考虑器件的TLP数据，例如GGNMOS的栅极氧化层TLP数据，与源漏之间的TLP数据，ESD事件和正常的DC状态还是有较大的区别。