全数字锁相环设计中DCO的一些问题

xzy_xjtu

我最近调研学习了一下Salvatore Levantino教授的A 2.9–4.0-GHz Fractional-N Digital PLL With Bang-Bang Phase Detector and 560- fsrms Integrated Jitter at 4.5-mW Power这篇文章，里面使用的DCO采用的是VCO加DAC加SDM的结构

                               
登录/注册后可看大图

对于这样的结构我有几个问题：
1.首先对于PI Filter，里面的累加器是个不收敛的过程，我在设计阶段怎么确认这一部分的位宽
2.对于数字特定的SDM，比如MASH1-1-1，其输出范围是-3到+4，他的输出应该是4位（也有用3位的），这是怎么能和5位的DAC接一起的
3.在建模DCO的时候应该如何考虑DCO的增益呢，按照我对DCO增益的物理意义的理解，应当是DCO输入LSB变化一位导致DCO频率的变化，那此时应当考虑DCO的输入是SDM还是DAC呢，我感觉应该考虑SDM的输入位数，但是不是很确定。
我在附件加上这篇文章方便大家观看，希望能和大家讨论一下这些问题

zxkl317408

谢谢分享，这个和电荷泵PLL有什么区别；只是控制电压变成DAC和SDM控制的了

xzy_xjtu

zxkl317408 发表于 2024-10-15 09:50
谢谢分享，这个和电荷泵PLL有什么区别；只是控制电压变成DAC和SDM控制的了

数字的环路滤波器减小了面积和带内噪声，并且更加鲁棒和利用了工艺的优势

zxkl317408

xzy_xjtu 发表于 2024-10-15 09:58
数字的环路滤波器减小了面积和带内噪声，并且更加鲁棒和利用了工艺的优势
...

意思是数字滤波器干掉了环路滤波器

xzy_xjtu

zxkl317408 发表于 2024-10-15 10:00
意思是数字滤波器干掉了环路滤波器

是这样的

磐磬

1、fliter的位宽要根据你设计的环路参数来定，与DCO/Fref/带宽等都有关系，应用场景下的模型建好了，位宽就确定了；
2、这里的sigma-delta调制器的作用是将滤波器输出的高精度数据截位之后仍然保留较高的精度。具体做法就是把截位扔掉的数据反馈回来。并不是像mash结构输出一个范围固定的整数序列；
3、这个可以把DAC和VCO看成一个整体，接口就是5bits控制字。sigma-delta只是增加了数据精度和贡献了噪声，环路分析的时候可以忽略。

xzy_xjtu

磐磬 发表于 2024-10-15 11:20
1、fliter的位宽要根据你设计的环路参数来定，与DCO/Fref/带宽等都有关系，应用场景下的模型建好了，位宽就 ...

他这个调制器的工作原理和最开始Staszewski提到的抖动DCO的LSB的做法不一样吗

xzy_xjtu

磐磬 发表于 2024-10-15 11:20
1、fliter的位宽要根据你设计的环路参数来定，与DCO/Fref/带宽等都有关系，应用场景下的模型建好了，位宽就 ...

Staszewski之前提出来设置整数和小数两部分控制DCO，然后对小数部分的数据通过SDM后和整数部分相加，用这个值去控制DCO，他论文里面提到这个调制器用的MASH结构Digitally Controlled Oscillator (DCO)-Based Architecture for RF Frequency Synthesis in a Deep-Submicrometer CMOS Process

taocloud

这里面最难得就是位宽选择，刚开始用simulink建模的时候可以不管精度问题，建模成功后，再用simulink里面的固定位宽功能来确定参数精度要求，这就是很细的活了

xzy_xjtu

taocloud 发表于 2024-10-15 11:48
这里面最难得就是位宽选择，刚开始用simulink建模的时候可以不管精度问题，建模成功后，再用simulink里面的 ...

好的，谢谢您，我学习一下这个功能尝试一下