在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: cllideboy

[求助] PLL 输出频率谐波过大

[复制链接]
 楼主| 发表于 2024-10-14 11:11:12 | 显示全部楼层


wandola 发表于 2024-10-12 14:00
正解。这个就是pre-divider电源couple过来的。


怀疑过,但是目前还没确切验证,仿真又不好仿真,哎

点评

预分频那里有没有设置buf过来,还是必须经过2分频,有的话,可以试试,然后可以整体跑跑环路,将VCO的输出做dft,看看杂散。  发表于 2024-10-14 14:34
 楼主| 发表于 2024-10-15 15:45:21 | 显示全部楼层


cllideboy 发表于 2024-10-14 11:11
怀疑过,但是目前还没确切验证,仿真又不好仿真,哎


有buf过来,晶振输出通过一些buf然后给预分频。留和去掉预分频进行加电感仿真,dft没啥变化
 楼主| 发表于 2024-10-24 09:08:08 | 显示全部楼层


cllideboy 发表于 2024-10-15 15:45
有buf过来,晶振输出通过一些buf然后给预分频。留和去掉预分频进行加电感仿真,dft没啥变化
...


自己回复下,别沉下去呀
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 06:13 , Processed in 0.014902 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表