在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 834|回复: 4

[求助] 如果分频器输出的时钟方波,上升沿和下降沿,不对称。

[复制链接]
发表于 2024-10-7 03:28:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
对后续电路有什么影响啊?


发表于 2024-10-7 06:45:05 | 显示全部楼层
对后续电路有什么影响,你的说后续电路啊。
发表于 2024-10-8 07:38:43 | 显示全部楼层
如果后续电路只用一个沿的就没有什么影响。
另外clock的transition要设置正确。
 楼主| 发表于 2024-10-8 23:45:18 | 显示全部楼层


kk2009 发表于 2024-10-8 07:38
如果后续电路只用一个沿的就没有什么影响。
另外clock的transition要设置正确。
...


transition是什么意思呢
发表于 2025-3-28 10:53:53 | 显示全部楼层


orientview 发表于 2024-10-8 23:45
transition是什么意思呢


以下是deepseek的回答:
“在电子设计和时序分析中,"clock transition" 指的是时钟信号的 ​上升时间(Rise Time)​ 和 ​下降时间(Fall Time)​,即信号从低电平转换到高电平(或高电平转换到低电平)所需的时间。通常定义如下:
  • 上升时间(Rise Time)​:从信号幅值的 10%(或 20%)上升到 90%(或 80%)所需的时间。
  • 下降时间(Fall Time)​:从信号幅值的 90%(或 80%)下降到 10%(或 20%)所需的时间。”

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-17 03:16 , Processed in 0.016173 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表