[求助] 有关采样开关的求教

[复制链接]

spr.x

发表于 2024-9-26 16:13:13 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

本人目前在做一个40n的项目，想实现一个14bit的ADC，前级的采样开关目前线性度sfdr是100db，开关断开之前跟随线性度只有90db，但是开关断开之后线性度居然更高了，讲道理不应该是采样开关断开前跟随阶段的sfdr更高吗？为什么存在时钟馈通和电荷注入之后，sfdr会更高呢？有没有大牛可以解答一下？

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-12-26 04:20 , Processed in 0.012751 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[求助] 有关采样开关的求教

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2