单端带2bit冗余的saradc设计

大叔想学ADC · 发表于 2024-9-25 14:12:30

您需要登录才可以下载或查看，没有账号？注册

x

登录/注册后可看大图

如上图，输入给一个小于vref的电压，在逐次逼近的过程中，第3位到第4位的电压没有跳变，导致最后比较完成后比较器V+与V-差40mV，输入给一个大于vref的电压时则可以正常跳变，如下图

大叔想学ADC · 发表于 2024-9-25 14:15:04

本帖最后由爱哭的利娜于 2024-9-25 14:25 编辑

输入电压大于vref的结果以及CDAC电容

大叔想学ADC · 发表于 2024-9-25 14:16:04

本帖最后由爱哭的利娜于 2024-9-25 14:25 编辑

11111

痞老板的员工 · 发表于 2024-9-26 11:00:21

本帖最后由痞老板的员工于 2024-9-26 11:01 编辑

看看比较器结果是不是对的

大叔想学ADC · 发表于 2024-9-26 11:05:10

痞老板的员工发表于 2024-9-26 11:00
看看比较器结果是不是对的

感谢回复。比较器结果是对的，电容下极板电压被抬高了，但是上极板电压没有跳。就是上面的仿真结果图

痞老板的员工 · 发表于 2024-9-26 11:10:01

爱哭的利娜发表于 2024-9-26 11:05
感谢回复。比较器结果是对的，电容下极板电压被抬高了，但是上极板电压没有跳。就是上面的仿真结果图
...

那就看一下是不是逻辑的问题。我理解的你的CDAC工作是这样的：上级版采样，采样的时候下极板MSB接Vrefp，LSBs接Vrefn.Vrefp2=Vrefp/4.

有没有可能逻辑问题导致虽然当前位下极板抬高，但是其他为拉低了导致的上级版没有变化

大叔想学ADC · 发表于 2024-9-26 11:17:54

痞老板的员工发表于 2024-9-26 11:10
那就看一下是不是逻辑的问题。我理解的你的CDAC工作是这样的：上级版采样，采样的时候下极板MSB接Vrefp， ...

对的，cdac的工作流程如你所说。sar logic那边我也确认过，每个电容的下极板都是抬高的，如下图，很玄学，如果是logic的问题。那么输入电压比vref大的时候，应该也会出现问题，现在是可以正常按bit跳

痞老板的员工 · 发表于 2024-9-26 11:40:13

爱哭的利娜发表于 2024-9-26 11:17
对的，cdac的工作流程如你所说。sar logic那边我也确认过，每个电容的下极板都是抬高的，如下图，很玄学 ...

啊喂，你这两位权重相同啊。传统的开关时序这种先翻转再比较，如果两种权重相同当然不会有变化了。但是不代表冗余没用，我确实没搞过单端冗余，所以定量分析要细想一下，定性来看是没有问题的。

痞老板的员工 · 发表于 2024-9-26 13:36:45

痞老板的员工发表于 2024-9-26 11:40
啊喂，你这两位权重相同啊。传统的开关时序这种先翻转再比较，如果两种权重相同当然不会有变化了。但是不 ...

最后之所以存在40mV的偏差是因为你的MSB不等于所有LSBs的总和，因为有冗余。所以你要保证一开始采样的时候Vrefp的电容大小等于Vrefn。

这个就相当于存在Offset，你ADC的量化范围变了，你第一种情况肯定是在Vrefp或者Vrefn附近了。
个人理解哈，欢迎讨论呢~

大叔想学ADC · 发表于 2024-9-26 14:47:43

痞老板的员工发表于 2024-9-26 13:36
最后之所以存在40mV的偏差是因为你的MSB不等于所有LSBs的总和，因为有冗余。所以你要保证一开始采样的时 ...

再次感谢你的回答，这个地方我大概知道是和冗余位相关的，因为改变冗余位，最后差的值是冗余位权重*LSB,你说的有道理。我一直卡在vin比较大的时候可以正常跳变，按理说也应该如你所说MSB与LSB权重不一样，最后比较完会有一个电压差值，望老哥再指点下，不太理解最后一句的意思

[求助] 单端带2bit冗余的saradc设计