数字供电 LDO 相位裕度问题

sfrs168 · 发表于 2024-9-18 18:13:32

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

大佬们，目前我在做一个给数字模块供电的 LDO，要求不高，输出 1.1V。
目前遇到了关于 Phase Margin 的问题，这个 LDO 借的负载会在 100MHz 开关引起的电流跳变，电流不超过 20mA，时间就是 10ns，脉冲上升时间差不多就 200ps，这种速度的跳变，overshoot 和 undershoot 都非常大，因为这个做电源用，所以输出端可以接 decap，可以控制这个大小，我试了试，200pF 就够用了，但是此时系统的相位裕度大幅减少，我的补偿是密勒补偿，就需要加大电容配合消零电阻来进行补偿，这个必须要补偿到 60° 往上吗？仿真结果来看，相位裕度二十几的时候也没啥问题，小弟有点恍惚了，搞不明白
图一是负载跳变脉冲
图二是 LDO 的结构图，其实就是基本结构。

谢谢大家！

zhanweisu33 · 发表于 2024-9-18 18:20:11

传统结构几乎无法解决overshoot 和 undershoot问题，可以用FVF结构或者多环结构

peterlin2010 · 发表于 2024-9-18 20:07:05

1. add r_esr

2. R1 shunt cap

3. use other topology

metotj · 发表于 2024-9-19 15:32:11

60°不是必须得，tran 稳定就好

cc拜拜 · 发表于 2024-9-25 08:49:24

可以试试快慢环结构，而且你这种米勒电容补偿，linetran对输出影响也很大

tomcarrot · 发表于 2024-9-25 10:24:33

你如果能保证负载电容提取的足够准确，那pm给20是完全没问题的
数字电路又不care恢复时间或者ringing之类的，只要你的过冲跌落满足需求就行了

但是如果你的负载情况并不是很清晰，建议还是加大裕量

sfrs168 · 发表于 2024-9-25 15:58:40

tomcarrot 发表于 2024-9-25 10:24
你如果能保证负载电容提取的足够准确，那pm给20是完全没问题的
数字电路又不care恢复时间或者ringing之类的 ...

好的，多谢回复

sfrs168 · 发表于 2024-9-25 16:02:45

metotj 发表于 2024-9-19 15:32
60°不是必须得，tran 稳定就好

刚看到，谢谢您的回复

[求助] 数字供电 LDO 相位裕度问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。