关于gate level和transistor level

y_potato · 发表于 2024-9-18 15:16:46

您需要登录才可以下载或查看，没有账号？注册

×

请教大家一个问题，反提选择gate level
对xcell中包含的器件而言，在反提时都被屏蔽掉了寄生。
那对于xcell中未包含的器件，在反提时，是transistor level？会被提取出寄生？

存在感 · 发表于 2024-9-18 16:39:30

transistor： mos 管器件级
gate ：工具会自动识别门级结构再与Xcell/H cel 进行对比，如不在列应该会以器件级输出

y_potato · 发表于 2024-9-19 09:45:03

存在感发表于 2024-9-18 16:39
transistor： mos 管器件级
gate ：工具会自动识别门级结构再与Xcell/H cel 进行对比，如不在列应该会以器 ...

好的，谢谢您！

还有个问题想请教下您，smic n180用QRC反提还是用calibre呢
两种说法我都有听到，QRC就不用选是gate level还是 transistor level
而用calibre，推荐gate level + xcell
请问您对此的建议是什么呢

存在感 · 发表于 2024-9-19 09:53:53

y_potato 发表于 2024-9-19 09:45
好的，谢谢您！

还有个问题想请教下您，smic n180用QRC反提还是用calibre呢

看工具版本，看其他目标以及提前需求进行选择设置。这个工艺节点，最近的两个工具的版本差不了多少。

y_potato · 发表于 2024-9-19 17:11:52

存在感发表于 2024-9-19 09:53
看工具版本，看其他目标以及提前需求进行选择设置。这个工艺节点，最近的两个工具的版本差不了多少。
...

好的，非常感谢您的解答！

账号		自动登录	找回密码
密码			注册

[求助] 关于gate level和transistor level