EETOP 创芯网论坛 (原名:电子顶级开发网)

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

查看: 1689|回复: 4

[求助] 关于gate level和transistor level

[复制链接]
发表于 2024-9-18 15:16:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教大家一个问题,反提选择gate level
对xcell中包含的器件而言,在反提时都被屏蔽掉了寄生。
那对于xcell中未包含的器件,在反提时,是transistor level?会被提取出寄生?

发表于 2024-9-18 16:39:30 | 显示全部楼层
transistor: mos 管器件级
gate :工具会自动识别门级结构 再与Xcell/H cel 进行对比,如不在列应该会以器件级输出
 楼主| 发表于 2024-9-19 09:45:03 | 显示全部楼层
存在感 发表于 2024-9-18 16:39
transistor: mos 管器件级
gate :工具会自动识别门级结构 再与Xcell/H cel 进行对比,如不在列应该会以器 ...

好的,谢谢您!

还有个问题想请教下您,smic n180用QRC反提还是用calibre呢
两种说法我都有听到,QRC就不用选是gate level还是 transistor level
而用calibre,推荐gate level + xcell
请问您对此的建议是什么呢
发表于 2024-9-19 09:53:53 | 显示全部楼层
y_potato 发表于 2024-9-19 09:45
好的,谢谢您!

还有个问题想请教下您,smic n180用QRC反提还是用calibre呢

看工具版本,看其他目标 以及提前需求进行选择设置。 这个工艺节点,最近的两个工具的版本差不了多少。
 楼主| 发表于 2024-9-19 17:11:52 | 显示全部楼层
存在感 发表于 2024-9-19 09:53
看工具版本,看其他目标 以及提前需求进行选择设置。 这个工艺节点,最近的两个工具的版本差不了多少。
...

好的,非常感谢您的解答!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-2 17:50 , Processed in 0.018866 second(s), 7 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

Copyright © 2001-2021, Tencent Cloud.

快速回复 返回顶部 返回列表