pll reference clock定义

DFTbin

在用dc对网表进行occ controller插入时，定义了RefClock，具体如下：
set_dft_signal -view existing -type MasterClock -port Refclk -timing {62.5 125} -test_mode all_dft
然后我在spf文件中的SignalGroups里发现，Refclk被单独列为"_snps_Refclk"，而不是"_clk"，并且会导致atpg在读入该spf时报错。

我想请教一下，使用dc工具对网表的refclk定义时，是不是有一些限制，比如说，时钟波形的定义必须得是整数，不能存在62.5这样的数字；refclk时钟的周期必须≤100ns？

DFTbin

自己回答一下吧：
1. ATPG吃入spf时，如果定义时钟带有带有小数点，则工具会认为小数点与后面的字符是一起的，似乎无法将62.5作为一个整体看待，这里可能需要对小数点做正则处理，不过我还没试过；
2. Reference Clock缺失不能被定义为_clk的group里，就应该单独被定义。

upsidedown

我一直对clock timing的定义搞不明白，工具手册里的例子全部都是{45 55}（对于P=100）或者{3 7}（
对于P=12）这种，为什么不能正常一点写成1:1的波形呢。test_default_strobe为什么是test_default_period的40%，这里面有什么门道吗？