在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 442|回复: 7

[求助] 硅基RF版图是否需要IO Ring?

[复制链接]
发表于 2024-9-14 10:06:23 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,翻了很多论文的版图,有的有有的没有。也不确定ESD要不要加,哪一层走地。
如下:




吐槽一下RF版图的书实在是太少了,能找到的最多是模拟的,ε=(´ο`*)))唉

屏幕截图 2024-09-14 100259.png
屏幕截图 2024-09-14 100607.png
发表于 2024-9-14 10:22:25 | 显示全部楼层
论文的版图你只能参考里面的core部分,IO你也参考paper,那不是搞笑吗,能搞明白IO是咋回事的学校凤毛麟角
发表于 2024-9-14 10:37:23 | 显示全部楼层
学校不考虑量产的 测到一个好的结果就可以了 ESD 打坏了就换一个 很多package 都没有 直接bonding
 楼主| 发表于 2024-9-14 10:58:22 | 显示全部楼层
所以还是要的?
发表于 2024-9-14 11:05:54 | 显示全部楼层
没有IO,就没有ESD能力,做科研无所谓,量产芯片肯定要有IO。但具体是不是个ring,那就不一定了
 楼主| 发表于 2024-9-14 14:42:40 | 显示全部楼层


happylly 发表于 2024-9-14 11:05
没有IO,就没有ESD能力,做科研无所谓,量产芯片肯定要有IO。但具体是不是个ring,那就不一定了 ...


肯定是想走量产这种规范的。请大佬指教一下
发表于 2024-9-14 15:25:59 | 显示全部楼层


fcxlzh 发表于 2024-9-14 14:42
肯定是想走量产这种规范的。请大佬指教一下


大厂都会有自己的ESD designer,可以把面积做得更紧凑,适应不同形式的封装

小厂一般就用PDK里带的了,PDK里带的一般都是要连成环的(接线比较方便)
总之IO都是要做的,高给ESD泄电通路
 楼主| 发表于 2024-9-14 16:40:35 | 显示全部楼层


happylly 发表于 2024-9-14 15:25
大厂都会有自己的ESD designer,可以把面积做得更紧凑,适应不同形式的封装

小厂一般就用PDK里带的了,P ...


感谢♪(・ω・)ノ
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-21 10:49 , Processed in 0.020000 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表