关于SD_ADC积分器差分输出范围的问题

小磊IC · 发表于 2024-9-11 14:54:09

请问各位大佬，输入信号给的是共模信号为2.5V，摆幅为±500mv的正弦信号，在第三级输出的时候差分输出电压为±5V，但是论文里是很小的数值，说没有过载，，，所以我的结果是不是不正确，过载是什么意思呢，应该怎么调整就可以解决了？

下场噗噗雨 · 发表于 2024-9-11 14:54:10

小磊IC 发表于 2024-9-11 15:37
好的谢谢，我也查到了可能是积分系数不当导致，，这里的积分系数，就是采样电容值比上积分电容值对吧，一 ...

这个和你的vref，量化bit有关，你应该先用MATLAB建立一个模型，把模型跑通。再做一个理想的电路，验证模型，最后把实际电路一点一点换上去，这样比较靠谱呢

下场噗噗雨 · 发表于 2024-9-11 15:24:32

第三级的输出如果顶到了电源和地，说明第三级都没有正常工作就是过载了，过载一般还是积分器的系数控制不当导致的

小磊IC · 发表于 2024-9-11 15:37:59

下场噗噗雨发表于 2024-9-11 15:24
第三级的输出如果顶到了电源和地，说明第三级都没有正常工作就是过载了，过载一般还是积分器的系数控制不当 ...

好的谢谢，我也查到了可能是积分系数不当导致，，这里的积分系数，就是采样电容值比上积分电容值对吧，一般一二三级应该是怎样的一个比例呢？我按照论文上的，1/4、1/3和1/8 （分别是 2p/8p、0.7p/2p、0.5p/4p）所设置的。

小磊IC · 发表于 2024-9-11 16:04:11

下场噗噗雨发表于 2024-9-11 15:59
这个和你的vref，量化bit有关，你应该先用MATLAB建立一个模型，把模型跑通。再做一个理想的电路，验证模 ...

是的，本来是想一步一步通过建模实现的，但是本人是个小新，之前从来没接触过ADC，现在催的很紧张，只能直接去搭建电路了，当时也很心虚就担心出现这种问题，现在出现这种问题不知道怎么解决了

小磊IC · 发表于 2024-9-12 10:25:26

这是怎么回事呢，无论第三级的采样电容怎么变，最后out还是会顶到VDD和VSS

小磊IC · 发表于 2024-9-18 10:27:51

顶顶

下场噗噗雨 · 发表于 2024-9-18 16:04:57

小磊IC 发表于 2024-9-12 10:25
这是怎么回事呢，无论第三级的采样电容怎么变，最后out还是会顶到VDD和VSS

dac的正负端有没有接反哦哥们

小磊IC · 发表于 2024-9-18 17:06:13

下场噗噗雨发表于 2024-9-18 16:04
dac的正负端有没有接反哦哥们

如果接反会发生这种情况是吧，，我检查了电路，应该是没有接反，或者我尝试一下反着仿真一下

下场噗噗雨 · 发表于 2024-9-18 17:17:32

小磊IC 发表于 2024-9-18 17:06
如果接反会发生这种情况是吧，，我检查了电路，应该是没有接反，或者我尝试一下反着仿真一下

...

你可以具体发出来你瞬态的波形嘛，所有积分器的差分输出，和单独输出，量化器的输出

[求助] 关于SD_ADC积分器差分输出范围的问题