ESD开启速度不够快如何解决

霍比特美凌格

我们的ESD模型一直用的都好好的，近期有个项目感觉ESD开启速度不够，1000v内部iv曲线开始偏移了，有没有什么办法解决呢？

pennyxm

有TLP曲线吗？

ksj116

你这个是高压 BJT 保护结果吧，你说的ESD model，能贴出来看看

霍比特美凌格

pennyxm 发表于 2024-9-10 14:53
有TLP曲线吗？

我们是将PDK提供的pdio ESD 拆成三极管的方式做的，图是原来pdio的tlp

霍比特美凌格

ksj116 发表于 2024-9-12 11:31
你这个是高压 BJT 保护结果吧，你说的ESD model，能贴出来看看

这个就是ESD model 我们把PDK提供的pdio ESD器件拆成三极管然后在C E端口加上电阻的方式做成ESD

ksj116

霍比特美凌格 发表于 2024-9-13 09:37
这个就是ESD model 我们把PDK提供的pdio ESD器件拆成三极管然后在C E端口加上电阻的方式做成ESD
...

     我说的是 你仿真ESD 激励的Model。你这个 为什么要把 foundry PDK里 的 Pdio  ESD  器件拆分呢？ 它本身就是 PNP BJT 接成be短接的Pdio ESD 器件。加上电阻是什么意义呢？  你项目本身HBM 1KV 不是因为开启快不快，而是和这个ESD器件能力有关，layout pattern有关。你不能更改它的电路和版图连接方式，只能优化。还有check 下Size，减小了当然会降低HBM level。

qwertyu6140

有TLP设备需求的可以联系哦，ATMAN-CHEN 微信号

霍比特美凌格

ksj116 发表于 2024-9-13 10:23
我说的是 你仿真ESD 激励的Model。你这个 为什么要把 foundry PDK里 的 Pdio  ESD  器件拆分呢？  ...

霍比特美凌格

ksj116 发表于 2024-9-13 10:23
我说的是 你仿真ESD 激励的Model。你这个 为什么要把 foundry PDK里 的 Pdio  ESD  器件拆分呢？  ...

他们认为这样ESD开启速度会更快，这个ESD结构和大小都没问题，其他项目都有用过

informations

这样子加电阻会减小 ESD器件的Vt1，Vt1减小了，自然会更早的开启。
现在打1000V就出问题，需要定位出具体是芯片那个位置出了问题才好发现根因，到底是ESD器件区域还是内部器件除了问题？