设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › SAR ADC中Vcm based DAC权重问题，是否是因为电容漏电 ...
返回列表 发新帖
查看: 832|回复: 5

[求助] SAR ADC中Vcm based DAC权重问题，是否是因为电容漏电

[复制链接]
zucilam
发表于 2024-9-9 00:14:03 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
最近在做12位的SAR ADC，但是发现越接近满摆幅，有效位数会突然骤降至6bit。瞬态仿真发现在最高的输入信号时，12次比较之后甚至无法达到共模。但把DAC的电容换成理想电容后就能达到11.3bit了。大概是第一次比较VN和VP上升或下降的电荷就不够，但后面的上升和下降的电压值都是前一次的二进制关系，所以和共模越差越多，最后无法达到。
不知道应该考虑哪里的问题，请问是切换开关的信号部分漏电了吗？





                               
登录/注册后可看大图
回复

举报

shanglingli
发表于 2024-10-24 15:19:29 | 显示全部楼层
你好，请问你的问题解决了吗？最近我也碰到了这个问题
回复 支持 反对

举报

w453
发表于 2024-10-24 15:39:40 | 显示全部楼层
你这个时钟馈通好像没有啊，使用静态预放大器了吗
回复 支持 反对

举报

神仙鱼
发表于 2024-10-26 15:06:52 | 显示全部楼层
你是上极板采样吧？寄生电容会导致量化范围的减小 Ci/Ctot => Ci/(Ctot+Cp)，因此输入接近满摆幅时会出现严重失真
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

zucilam
 楼主| 发表于 2024-11-26 16:14:11 | 显示全部楼层


w453 发表于 2024-10-24 15:39
你这个时钟馈通好像没有啊，使用静态预放大器了吗


是的，请问怎么看出来没有的呀？没有突然跳变吗？
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

w453
发表于 2024-11-26 23:15:52 | 显示全部楼层


zucilam 发表于 2024-11-26 16:14
是的，请问怎么看出来没有的呀？没有突然跳变吗？


你的问题解决了没？
其次，你说的这个问题，如果比较器直接是动态的话，他的时钟馈通是十分明显的，就是你说的，在比较器时钟有效沿会有明显的跳变
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-3-13 00:34 , Processed in 0.034930 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表