Sar adc的non-binary-redundancy对dac建立时间常数的要求

analog_ip

结构主要参考文章《a-12v-10b-20msamples-nonbinary-successive-approximation-adc-in-0.13um-CMOS》

无冗余位的cdac电容权重为

512  256   128    64   32    16     8    4     2     1

带冗余设计的Radix=1.864，non-binaryredundancy的cdac电容权重为

543.3043 291.4723  156.3692   83.8891  45.0049   24.1442   12.9529   6.9490    3.7280    2.0000   1.0000

对上述两种cdac配置的sar adc进行仿真，得到如下结果，从对比结果看，redundancy减小了dac建立时间的要求。

                               
登录/注册后可看大图

chuchuang

如果本身速度很慢，大于cdac 建立到99%的时间  估计看不出来  速度提高 估计能看出来区别  有容错率后 可以节省2-3涛建立时间

analog_ip

chuchuang 发表于 2024-9-4 09:17
如果本身速度很慢，大于cdac 建立到99%的时间  估计看不出来  速度提高 估计能看出来区别  有容错率后 可以 ...

原来的模型有点问题，改过以后对了。