在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 938|回复: 3

[原创] LDO问题

[复制链接]
发表于 2024-9-1 13:55:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
关于LDO的一些问题:针对一个典型的五管EA+NMOS输出的LDO进行提问
问题一:根据LDO流过最大的负载电流计算可以得出NMOS的设计尺寸;在该设计的尺寸下进行负载突变的仿真,发现NMOS的栅端会被拉到地导致NMOS关断,瞬态响应很差。而增大NMOS的尺寸则其栅极电压变化便较小,瞬态响应也会变好。但是这样与理论计算的NMOS尺寸不是就不一样了嘛,到底是如何考虑的呢?
问题二:我看了许多文章发现负载突变引起过冲电压的公式都是与带宽以及pass管栅端电容以及摆率有关,但是在负载突变时间不同(比如100uA到10mA脉冲突变时间不同)时,其过冲电压也不一样(突变时间越小,过冲电压也就越大),怎么解释呢
发表于 2024-9-2 13:54:22 | 显示全部楼层
1.可以考虑加CL
发表于 2024-9-2 13:56:51 | 显示全部楼层
2.带宽能跟得上突变的时间,响应就好;突变时间越短,对应的运放增益不就低了。
发表于 2024-9-2 13:57:39 | 显示全部楼层
要么增大CL,要么做瞬态增强。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 23:22 , Processed in 0.017111 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表