小数分频sdm噪声折叠验证方法

高鹏

PLL在小数分频时，加入sdm模块，由于CP的非线性会在带内折叠出高频噪声，方法一般时在CP中加入固定的IBLEED的dc电流，使CP工作在一边的线性区，请问如何实际仿真可以验证当前加入的IBLEED的dc电流大小是否合适，以及对当前非线性引起的折叠噪声的优化程度大小，可以通过某些仿真看出来吗?

高鹏

顶一下

lwzunique

已经很久没做过锁相环了，这个问题之前也没有深究过，以下是我的一些看法。
1.如果cp没有offset电流，理想状态下，sdm的导致fbclk相对refclk会有一个超前或者滞后的过程，那么超前和滞后的充放电的不匹配，导致了dc偏差，本来只剩下一些量化噪声，现在反而更多了，噪声折叠。
2.仿真
a.可用veriloga对整个所相互进行建模，环路稳定后对电荷泵每个周期输出的电荷量做fft分析，和sdm输出的十进制数的fft对比，看看频谱的区别。
b.实际电路应该可以可以做上面的操作
c.用一个理想的频率源+分频器(sdm)+PFD+CP,直接开环看电荷泵输出的每个周期的电荷量，做FFT。
d.统计电荷量可能需要一个veriloga模块，波形操作感觉难以实现，或者导出数据用matlab处理。
3.噪声折叠的表征还是在锁相环输出的噪声上，而且这种噪声是时域的量化过程导致的，所以，线性模型是看不到的，必须加入时域的过程
4.如果sdm的噪声在身体的噪声中不是很关键(这于带宽设计等都有关系)，可能影响不大，如果sdm噪声影响大，这个是也给类似量化噪声的东西，fft直接看锁相环输出频谱的变化。
以上是个人理解，仅供参考。

高鹏

lwzunique 发表于 2024-8-30 16:38
已经很久没做过锁相环了，这个问题之前也没有深究过，以下是我的一些看法。
1.如果cp没有offset电流，理想 ...

您好，目前用了最后您提到的方法，我用环路仿真带sdm模块的方式，锁定后看VCO的输出，做FFT发现某些频段，比如说3G，IBLEED打开后的线性模式对未打开的IBLEED情况下，折叠噪声优化较为明显，但是频段在5GHz时，折叠噪声优化又不明显，靠近频率中间5G有一些优化，但是频偏5G越远的情况下噪声反而恶化了,仿真在ICP电流相同的情况下，当然5G分频比比3G大，所以5G的锁定带宽根据公式N在分子，所以带宽比3G锁定时要小，其余LPF和VCO的值都不变的情况下，会是5G锁定时，环路带宽减小然而打开IBLEED模式时恶化噪声吗？

lwzunique

单看5G，打开ibleed时，噪声反而变差了？
如果是这个问题，我的猜测如下：
首先，带宽减小这个问题，5G的ibleed打开和不打开是一致的，准确的说应该差别不是很大。当然和3G比是差别大了，3G的kvco应该和5G也有差别，甚至有比较大的差别，所以，3G和5G不能很好的纵向对比。
其次，5G的ibleed打开和不打开对比时，检查电荷泵的输出电压是多少，是不是快接近饱和了，也就是对比一下5G下ibleed打开和不打开的vctrl电压的dc范围。如果本身已经接近电荷泵dc范围的上线或者下线，这个时候加ibleed可能破坏dc状态，整个电荷泵电流波动较大。
所以，针对5G的对比，你的变量只有一个就是ibleed加或者没加，围绕这个点去想那个地方可能有问题。仔细看看一些瞬态的波形是不是有异常，锁相环时时域动态电路，有些问题需要返回到时域去找找问题的细节。

高鹏

lwzunique 发表于 2024-9-3 16:06
单看5G，打开ibleed时，噪声反而变差了？
如果是这个问题，我的猜测如下：
首先，带宽减小这个问题，5G的ib ...

好的，感谢您的指导，我再仔细看看