封装应力对FT测试时电参数漂移问题

爱上鱼汤

CP测试良品芯片，经过封装加工，在FT测试时有点电性参数会发生偏移导致FT测试Fail。
这种没有实际物理上的不良，如开裂，断线等。
有可能decap后异常的电参数又恢复了。

我看有个帖子，但是也没有专家答疑。https://bbs.eetop.cn/thread-335078-1-1.html。
想在抛出来问问看。
比如此类FT良率会损失多少？
封装应力对芯片电路影响点是什么？
封装除了更换BOM材料做验证实验外有没有快速定位原因的方法？

yesmyboy1

以往遇到的是特定项目的分布会发散～有些decap后是不会恢复的～可以试试增加芯片表面作coating～polymider厚度加厚也能达到一些效果～提供给你参考～

memcad

已知的对bandgap电压有影响。

memcad

查查封装过程中的温度*时间是否异常，封装注塑口和你敏感电路的位置关系。打线应力。

jiangke199382

我的理解封装应力主要是对于线路中的电容和电阻有关系，不太可能影响到poly管子，对一些精度要求比较敏感的或者对于电容匹配度要求高的，可能会受到封装应力影响较大