关于使用自适应偏置和动态偏置的LDO仿真问题

jiu0zh

各位佬好，新人小白第一次发帖，如有描述不清请见谅！
最近根据一篇论文进行了LDO的设计，在仿真瞬态响应时（仿真时均采用100uA跳变至150mA，边沿时间为100ns，负载电容为2.2uF，有串联ESR 1欧姆）遇到了些许问题，结合该文引用的另一篇文章，对自适应偏置电路和动态偏置电路进行了一定的调整，电路如下图所示。

1. 在加入这两个电路前，仿真得到的结果如图所示，经对比可知，恢复时间确实有所改善，但是为什么undershoot和overshoot的值会增加呢，在我的理解来看自适应偏置和动态偏置都是通过调整EA的偏置电流以在需要的时候调整其带宽，让其更好的应对输出反馈回来的突变信号，带宽变大之后undershoot和overshoot的恢复时间会变小，按照原来的变化趋势，瞬态达到的最大电压也应该会减小？（或许这里理解是有问题的，希望各位佬能够指正，分享理论分析过程，非常感谢）

2. 在加入这两个电路后，当重载变化到轻载时候，会出现输出电压高于重载输出电压10mV的情况，然后随着时间线性减小，一定时间后达到和重载稳态时一致的输出电压（如下图仿真结果所示），在查询论坛帖子的过程中，我也曾看到类似问题，有佬指出这是由于过冲过大，输出电容在放电导致的，可以减小轻载时候流过PMOS的电流，仿真时R1和R2和为100k，输出电压为2.5V，故这里想提问一下这样的轻载电流在LDO中算小吗，是否需要进一步改小，还是有其他的问题存在？（顺便附上轻载时候的stb仿真图，是否可能是轻载环路带宽过小的原因呢？）

3.在论文中有一pull down结构（如下所示），想向各位佬请教一下这个电路的参数设计，我有些不太明白这个pull down要控制MPD管子的电流在哪个数量级，目前这个pull down在仿真时候最高流过电流也只有80-100pA，个人感觉几十pA加了这个没什么效果，因为问题2中的电容放电问题，从仿真结果看在是否使用这个电路用几十pA对电容放电的改善并没有明显的效果

jiu0zh

第一篇论文是A 5.6 µA Wide Bandwidth, High Power Supply Rejection Linear Low-Dropout Regulator With 68 dB of PSR Up To 2 MHz，第二篇是A 1.24 µA Quiescent Current NMOS Low Dropout Regulator With Integrated Low-Power OscillatorDriven Charge-Pump and Switched-Capacitor Pole Tracking Compensation

jiu0zh

顶顶，主要参考论文是A 5.6 μ A Wide Bandwidth, High Power Supply Rejection Linear Low-Dropout Regulator With 68 dB of PSR Up To 2 MHz

jiu0zh

自己再顶顶  求大佬解答

jiu0zh

555别沉啊 希望大家提供点想法思路 有不对的请指正

智尊宝

我最近也在做这个，我看了很久，还是有很多地方没有懂你描述的问题。

jiu0zh

智尊宝 发表于 2024-9-10 09:52
我最近也在做这个，我看了很久，还是有很多地方没有懂你描述的问题。

你好！请问哪里我描述不清呢，是否可以举例一下，我可以详细补充解释

智尊宝

第一点，你的第一个问题不就是想说，加入自适应偏置和动态偏置后，本应该过冲和欠冲电压及恢复时间减小，但是你仿真出来结果却是恢复时间减小了，过冲和欠冲电压增大，与理论推测结果不符合，描述那么一堆，让人看不懂感觉迷惑，我也搭了这个电路，仿真结果是过冲和欠冲电压减小了很多。第二点，第二个问题描述的我是真的看不太懂，重载转轻载瞬态响应不就是会产生过冲电压吗？那不是肯定会出现短暂的时间输出电压大于重载电压，等环路响应完之后，电容开始放电然后恢复正常的输出电压，10mV的过冲电压不算大呀，这里确实不理解你有啥问题，你是想说是不是因为你的轻载设置了100uA导致恢复时间太长了吗？按道理，如果你轻载1uA那不是要更久时间？工业界好像要求轻载最好要到1uA算比较严格，最好能够再仔细描述一下第二点问题；第三点，我也试了它提到的这个下拉，我感觉不太行，根本拉不下来，而且功耗较大，功耗小的话更加起不到作用，可能是我没调好。最后，感谢博主提供的论文，有这方面更好的论文欢迎分享。

jiu0zh

智尊宝 发表于 2024-9-12 11:01
第一点，你的第一个问题不就是想说，加入自适应偏置和动态偏置后，本应该过冲和欠冲电压及恢复时间减小，但 ...

感谢前辈您指出描述的问题！我回看了一下原来的问题描述确实有点啰嗦和没有指出核心问题，并且有些描述中出现错误。
对于轻载100uA的问题，这个轻载电流是看论文最终测试取了轻载100uA故仿真时也取了100uA，不过也很感谢您告知工业界严格的轻载电流标准是1uA。
对于发帖时候的问题，因为现在帖子似乎不能再编辑了，所以根据您的回答重新描述了一遍。

1.加入自适应偏置和动态偏置后，本应该过冲和欠冲电压及恢复时间减小，但是仿真出来结果却是恢复时间减小了，过冲和欠冲电压增大，与理论推测结果不符合。但是楼主不太清楚为什么会发生这种情况，设计的参数哪里出现了问题。（附上电路图，看不清可看一楼）

2.在我设计的电路中，在过冲结束后，“输出电容放电使输出电压恢复至正常重载电压”这一过程在200us都无法完成，200us时间内输出电压从高于重载电压10mV放电至高于重载电压1mV，如果是将轻载电流改为1uA的话这个过程确实会更久，想请教这个问题是轻载的带宽过小导致的还是在轻载时流过功率管的轻载电流太小导致的？并想请教这个问题的解决方法。（附上重载到轻载的瞬态响应图和轻载STB仿真图）
对于这个问题，我曾在论坛中检索，也有发现类似现象的帖子，如：LDO的瞬态响应 - Analog/RF IC 设计讨论 - EETOP 创芯网论坛 (原名：电子顶级开发网) -
参考了这个帖子中六楼的回答，说是可以增大流过功率管的空载电流，也就是减小反馈电阻总阻值来改善此问题，所以在发帖时便想询问在轻载时，流过功率管的轻载电流多少比较合适这一问题。



对于第三个问题，和您有一样的感受，目前这个pulldown有和没有在我的整体LDO仿真中同样也没有过大区别。

感谢您的回答！！

智尊宝

hi~你的第一个问题1、，没法看到你的整体电路连接和参数设置，没法提高解决，但是第一张图是减小欠冲电压的，第二张图是能够减小过冲电压的；第二个问题2、，重载转轻载后，是输出轻载的稳态电压，当然就和重载时的稳态电压不一样啊，所以高10mV，这是没问题的，还有就是你说1uA轻载恢复时间更长，是由哪个原因导致的，两个原因是一致的，从交流频率响应来说，轻载会导致流过功率管电流小，沟道电阻ro增大，输出主极点往低频移动，功率管跨导gm也会减小，导致低频环路增益降低，整个环路GBW减小，也就是带宽减小了，所以恢复时间就长了；从直流的直观上理解，1uA导致负载电容放电太慢了，所以时间长。似乎没有解决办法，把功率管L增大吗，反正想办法增大GBW，比原来大也算是种成功，比如原来10MHz，你现在20Mz，轻载减小8M，也比原来大。