这到底是上升沿还是下降沿触发的触发器？

任大大

                               
登录/注册后可看大图

andyfan

看起来是上升沿触发，C代表CLK，前后两个NAND，CLK低电平的时候，前级的前面C控制的两个NAND高电平，NAND开启，D可以传输到中间节点，后面的前级2个NAND关闭，D只传输到中间；CLK高电平的时候，前一个低电平，NAND关闭，后面开启；实际操作起来，就是低电平时候D传不过去，只到中间，低到高的时候，已经在中间的D传过去，后面过来的D被前级挡住。

任大大

andyfan 发表于 2024-8-14 10:22
看起来是上升沿触发，C代表CLK，前后两个NAND，CLK低电平的时候，前级的前面C控制的两个NAND高电平，NAND开 ...

您好，感谢回复，有一个比较钻牛角尖的想法，这里我考虑了一下传输的延迟，是否存在一个情况是，如果来了一个下降沿，首先c端口从1变0时，首先第一级latch开启则D=D‘，然后第二级latch再关闭，但是关闭之前第一级latch已经更新，所以在第二级latch关闭前也把D传到Q端了。

kukuxue

任大大 发表于 2024-8-14 14:16
您好，感谢回复，有一个比较钻牛角尖的想法，这里我考虑了一下传输的延迟，是否存在一个情况是，如果来了 ...

如果一个非逻辑比延迟时间比两个与非门的延迟时间还要大的话，应该会有你说的这个问题，这个结构的主从性也就失效了。