在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 969|回复: 11

[求助] 为什么运放的输入不是极点

[复制链接]
发表于 2024-8-9 20:18:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教一个弱智问题,比如一个简单的五管全差分运放(不算bias和CMFB),就只有输出节点一个极点。

但是运放的输入是到栅极,阻抗无穷大,也有栅电容,那么RC应该是无穷大,为什么不算成一个频率为0的DC极点呢?
发表于 2024-8-9 21:56:32 | 显示全部楼层
个人理解,运放的输入阻抗和栅电容应该由前一级来考虑。
发表于 2024-8-10 09:24:21 | 显示全部楼层
作为信号源的电压源内阻为0,
发表于 2024-8-10 10:51:43 | 显示全部楼层


iWeiguo 发表于 2024-8-10 09:24
作为信号源的电压源内阻为0,


这位朋友说得对,如果此运放作为下一级被使用,那么对于前一级电路而言,前级电路的输出极点并不是空载时的输出极点,而是接入运放之后的输出极点,此时前级电路的输出极点便需要考虑运放的输入处。也可以认为运放的输入极点被前级电路用了,包含在前级电路里面,我是这么理解的。
发表于 2024-8-10 11:39:43 来自手机 | 显示全部楼层


WESHUO 发表于 2024-8-10 10:51
这位朋友说得对,如果此运放作为下一级被使用,那么对于前一级电路而言,前级电路的输出极点并不是空载时 ...


是的。你们说的都对,楼主的问题其实很好,只不过他算输入阻抗的时候有点小错误。一个特别实际的问题其实是一旦运放(或者更多的时候是ota)闭环使用时,ota的输出阻抗就可能和输入电容形成一个输入极点。
 楼主| 发表于 2024-8-11 22:53:31 | 显示全部楼层


WESHUO 发表于 2024-8-10 10:51
这位朋友说得对,如果此运放作为下一级被使用,那么对于前一级电路而言,前级电路的输出极点并不是空载时 ...


那如果没有前一级电路,只看这一个运放,需要考虑输入点的极点吗
发表于 2024-8-12 06:35:28 | 显示全部楼层
输入也有极点,输入如果rc小没有,rc大就有 ,输入c不大,主要看r
 楼主| 发表于 2024-8-12 23:04:34 | 显示全部楼层


yangleiqiang 发表于 2024-8-12 06:35
输入也有极点,输入如果rc小没有,rc大就有 ,输入c不大,主要看r


运放输入是MOS栅极,R很大吧
发表于 2024-8-13 09:26:35 | 显示全部楼层


goodstudydayup 发表于 2024-8-12 23:04
运放输入是MOS栅极,R很大吧


R也可以不大啊,如果是前一级的输出,比如是很小的恒压源模型,输出电阻就很小啊,你可以计算一下运放接为负反馈形式的时候,运放输入引脚的输入电阻是多大
 楼主| 发表于 2024-8-13 21:33:40 | 显示全部楼层
本帖最后由 goodstudydayup 于 2024-8-13 21:35 编辑


yangleiqiang 发表于 2024-8-13 09:26
R也可以不大啊,如果是前一级的输出,比如是很小的恒压源模型,输出电阻就很小啊,你可以计算一下运放接 ...


哦,极点频率1/RC里面的R是单指电阻么,我以为是指阻抗,想着输入栅极的阻抗很大
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-20 04:36 , Processed in 0.031999 second(s), 18 queries , Gzip On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表