DCDC功率管驱动电路最后一级反相器的尺寸选取问题

youngabin

内置功率管的米勒平台时间很短吧，感觉很多时候都不考虑这个，外置的考虑比较多有数据手册。
如楼上所言主要看驱动功率管栅极的能力，没有特别要求的话10ns左右都可以吧，
功率管尺寸和类型才是影响面积的大头，驱动的话即使面积和性能没有折衷到完美的似乎也无伤大雅？

Eclipse17

   

zt_ic222 发表于 2024-8-6 19:16
求问米勒平台的概念

mos管开启或关闭的时候对栅极充放电的时候，他的VGS不发生变化，只有VDS在降低，那段时间是有I-V overlap 从而引起功耗

Shiroihane

   

iTaogo 发表于 2024-8-8 10:27
DCDC大多不都是全集成功率管的么

有些公司可以向工艺厂要求定制功率管，性能一般优于提供的普通管子

iTaogo

   

onlyzjj 发表于 2024-8-8 13:47
个人理解
1. 驱动的边界：低温、SS corner 条件下，最后一级反相器能顺利传送前级电路的PWM/PFM信号，给 ...

从反提的电路来看，低侧功率管的驱动能力是给的非常足的，驱动级的尺寸也是非常大的。高侧功率管的驱动电路给的尺寸较小，约是下管的1/8，看起来我们反提的产品内部设计并不只是简单的考虑能否把信号传递过去这么简单。看起来竞品的设计，是故意降低了上管的开启速度的，但是降低到多少合适呢，降低很大，米勒平台持续时间会增加，开关损耗增加也会很大，在大的压差、大的电流应用情况下，米勒平台持续时间假定差异5ns就能对效率恶化好几个百分点的影响。因而我猜测是否竞品的设计考虑上管快速导通恶化EMI，故意不让上管开启的太快，故意降低了这个速度。

iTaogo

   

youngabin 发表于 2024-8-8 14:10
内置功率管的米勒平台时间很短吧，感觉很多时候都不考虑这个，外置的考虑比较多有数据手册。
如楼上所言主 ...

同样10ns的米勒平台时间，1M开关频率和2M开关频率对效率的影响就差1倍了，怎么会不考虑呢。

zt_ic222

   

Eclipse17 发表于 2024-8-8 14:30
mos管开启或关闭的时候对栅极充放电的时候，他的VGS不发生变化，只有VDS在降低，那段时间是有I-V overlap ...

了解，我之前做比较器好像出现过类似的现象

alienwarexie

MOS如何选择，米勒电容大小影响开关速度，是不是根据TDR波形选择，

onlyzjj

   

iTaogo 发表于 2024-8-8 15:41
从反提的电路来看，低侧功率管的驱动能力是给的非常足的，驱动级的尺寸也是非常大的。高侧功率管的驱动电 ...

你说它故意让上管开启慢，那有没有可能，我只是提供一个猜测，主要是为了避免上下功率管同时导通，防止漏电。（下管要先关掉，上管才能打开）

iTaogo

   

onlyzjj 发表于 2024-8-8 18:30
你说它故意让上管开启慢，那有没有可能，我只是提供一个猜测，主要是为了避免上下功率管同时导通，防止漏 ...

有死区时间设计的呀，不存在上下功率管同时导通的现象。

Kisytme

1.        在各种corner下，包括萌卡，最后一级driver可以顺利驱动前一级给出的信号。这里需要后仿真在所需最大/最小duty cycle的情况，保证converter可以顺利输出目标电压/负载。
2.        在满足1的情况下选择芯片目标负载或者总体最大效率。同时可以兼顾版图需求。
3.        在后仿时需要加入各种寄生，包括板级，观察是否在SW点有震荡，是否要在powerfet前加gate resistance。
4.        设计时尽量满足相近的rising/falling time。