记录一些与PLL有关的疑问，后续有答案后持续更新

IC_go

一、阅读《CMOS集成锁相环电路设计》_张刚 后的疑问点：问题顺序与书章节内容匹配，问题描述比较简单，有些我也看不懂了，需要重新拿书对一下，算是一个记录贴，找到答案会更新到本贴中，当然如果有大佬知道答案欢迎回复。
1、PFD的非线性具体体现在什么地方？P12
2、零界保持、辛格函数是什么？为什么零界保持会恶化相位裕度？

3、什么是谐波注入锁定？P52
4、发射器的牵引是什么？P53
5、为什么说过高的量化级数对分频比提出了更高的要求？P63
6、为什么DSM噪声误差是以电荷泵在一个振荡周期内输出的电荷量为单位？
7、3dB带宽？谐振带通滤波器的选择性？P101
8、电感Q值的推导？
9、衬底涡电流是什么？为什么会有？P101
10、中间空心？P102
11、为什么电感的自振频率远大于工作频率？
12、NMOS开关管栅极接电阻？减小寄生电容和噪声？
13、Ring VCO的Q值？ 是1~2还是小于1？P119 P120
14、图11.3为什么上下都接电流源？
15、时间抖动=电压方差/SR？ 电压方差=kT/C？P125  
16、参考杂散的影响？P132
17、为什么PLL会存在稳态残留相位误差？
18、分数杂散频率计算？P138
19、参考谐波的高次谐波注入牵引造成的分数杂散直接作用在VCO上，是high pass？
20、为什么传递函数在带宽附近会有peaking？

二、论文
参考文献《基于CMOS工艺的射频毫米波锁相环集成电路关键技术研究》
1、二阶CP PLL中的固有频率wn，阻尼系数，为什么说阻尼系数在1附近建立时间特性好，在（根号3）/2处群延时最平滑，在（根号2）/2处幅度响应最平滑？什么是群延时？
2、LC VCO中高阻层为什么可以减少衬底涡流效应？低阻层是否也可以？
3、为什么MOS管在饱和区关断时沟道电荷都流向源极？
4、CP中开关dummy管source悬空？

alienwarexie

高手，现在锁相环都可以编程。你说的那些正反馈和测试仪器才能观察到

xuwenwei

持续关注

Zj1228

顶一下